[发明专利]用于将零写入到存储器阵列的系统和方法

权利要求书

1.一种存储器装置，其包括：

存储器阵列，其包括多个存储器单元；以及

一或多个计数器，其经配置以循环通过内部存储器地址，以依序访问所述多个存储器单元，且促进将逻辑零写入到所有的所述多个存储器单元。

2.根据权利要求1所述的存储器装置，其中所述存储器装置包括命令控制器，其经配置以接收一或多个命令来起始逻辑零的所述写入且控制所述一或多个计数器。

3.根据权利要求2所述的存储器装置，其中所述一或多个命令包括快速零命令以进入快速零模式。

4.根据权利要求3所述的存储器装置，其中所述快速零命令是错误校正码ECC过程的一部分。

5.根据权利要求1所述的存储器装置，其中当激活所述存储器阵列的至少一个字线时，多个位线经配置以按顺序激活和去活，直到所述至少一个字线的结尾为止，以促进将逻辑零写入到所述多个存储器单元。

6.根据权利要求5所述的存储器装置，其中所述至少一个字线包括四个字线，其中所述四个字线经配置以同时激活。

7.根据权利要求1所述的存储器装置，其中所述一或多个计数器包括列地址计数器和行地址计数器。

8.根据权利要求1所述的存储器装置，其中所述一或多个计数器包括区段地址计数器。

9.根据权利要求1所述的存储器装置，其中所述一或多个计数器包括存储体地址计数器。

10.根据权利要求1所述的存储器装置，其中所述一或多个计数器包括存储体组计数器。

11.根据权利要求1所述的存储器装置，其中依序访问所述多个存储器单元跳过所述多个存储器单元的读取。

12.根据权利要求1所述的存储器装置，其中所述存储器装置将逻辑零写入到所述存储器阵列，而不从输入/输出接口接收所述逻辑零。

13.根据权利要求1所述的存储器装置，其中所述存储器装置包括第五代双数据速率同步动态随机存取存储器DDR5 SDRAM。

14.一种系统，其包括：

控制器；以及

存储器装置，其以通信方式耦合到所述控制器，其中所述存储器装置包括：

存储器阵列，其包括：

多个字线；以及

多个位线，其中所述多个字线中的一者与所述多个位线中的一者的交点包括存储器单元；以及

命令控制器，其经配置以从所述控制器接收快速零命令，且促进将数据模式写入到所述存储器阵列的至少一个完整字线，而不从输入/输出接口接收所述数据模式。

15.根据权利要求14所述的系统，其中所述数据模式为所有的逻辑零。

16.根据权利要求14所述的系统，其中所述存储器装置包括一或多个计数器，其经配置以产生内部存储器地址来依序访问所述多个字线、所述多个位线或其组合，以将所述数据模式写入到所述存储器阵列。

17.根据权利要求16所述的系统，其中同时访问并写入到所述多个字线中的四个。

18.根据权利要求16所述的系统，其中当所述多个字线中的至少一者被访问时，所述一或多个计数器依序循环通过所述多个位线，以促进写入所述数据模式。