[发明专利]通过优化编程操作来执行推理引擎的系统和方法

说明书

一种存储器设备，包括以行和列布置的多个存储器单元，各自连接到存储器单元的列中的一个的多个位线，以及各自具有第一输入和第二输入以及输出的多个差分感测放大器。对于每个差分感测放大器，差分感测放大器被配置为在输出上生成输出信号，该输出信号具有基于第一输入和第二输入上的信号振幅的差值的振幅，第一输入连接到位线中的一个，并且第二输入连接到位线中的另一个。另选地，一个或多个感测放大器被配置为检测位线上的信号振幅，并且该设备包括计算电路，该计算电路被配置为每个基于两个位线上的信号振幅的差值来产生输出信号。

相关专利申请

本申请要求2017年9月14日提交的美国临时申请号62/558,816和2018年7月2日提交的美国专利申请号16/025,039的权益。

技术领域

本发明涉及非易失性存储器阵列。

背景技术

分裂栅极非易失性存储器单元和此类单元阵列是熟知的。例如，美国专利5,029,130(’130专利)公开了分裂栅极非易失性存储器单元阵列。存储器单元在图1中示出。每个存储器单元10包括形成于半导体衬底12中的源极区14和漏极区16，其间具有沟道区18。浮栅20形成在沟道区18的第一部分上方并且与其绝缘(并控制其电导率)，并且形成在漏极区16的一部分上方。控制栅极22(也被称为字线栅极或选择栅极)具有第一部分22a和第二部分22b，该第一部分设置在沟道区18的第二部分上方并且与其绝缘(并且控制其电导率)，该第二部分22b沿着浮栅20向上并且在浮栅上方延伸。浮栅20和控制栅极22通过栅极氧化物26与衬底12绝缘。

通过将高的正电压置于控制栅极22上，擦除存储器单元(从浮栅去除电子)，导致浮栅20上的电子经由福勒-诺德海姆隧穿效应从浮栅20通过中间绝缘体24遂穿到控制栅极22。

通过将正电压置于控制栅极22上以及将正电压置于漏极16上来编程存储器单元(其中电子被置于浮栅上)。电子电流将从源极14流向漏极16。当电子到达控制栅极22和浮栅20之间的间隙时，电子将加速并且变热。由于来自浮栅20的静电引力，一些加热的电子将通过栅极氧化物26被注入到浮栅20上。

通过将正的读取电压置于漏极16和控制栅极22上(这接通控制栅极下方的沟道区)来读取存储器单元。如果浮栅20带正电(即，电子被擦除以及正极耦合到漏极16)，则沟道区在浮栅20下方的部分也被接通，并且电流将流过沟道区18，该沟道区被感测为擦除状态或“1”状态。如果浮栅20带负电(即，通过电子进行了编程)，则沟道区的在浮栅20下方的部分被大部分或完全关断，并且电流不会(或者有很少的电流)流过沟道区18，该沟道区被感测为编程状态或“0”状态。

在图2中示出存储器阵列的架构。存储器单元10按行和列布置。在每一列中，存储器单元以镜像方式端对端地布置，使得它们形成为各自共享公共源极区14(S)的一对存储器单元，并且每个相邻的一组存储器单元对共享公共漏极区16(D)。任何给定的存储器单元行的所有源极区14(S)通过源极线14a电连接在一起。任选地，可通过公共源极线14b将一组源极线14a或存储器阵列中的所有源极线14a电连接在一起。任何给定的存储器单元列的所有漏极区16(D)通过位线16a电连接在一起。任何给定的存储器单元行的所有控制栅极22通过控制栅极线22a(也称为字线或选择栅极线)电连接在一起。因此，尽管存储器单元可被单独编程和读取，但存储器单元擦除是逐行执行的(每行存储器单元通过在控制栅极线22a上施加高压而一起被擦除)。如果要擦除特定存储器单元，那么还必须擦除同一行中的所有存储器单元。行和列解码器对输入行和列地址进行解码，并分别向控制栅极线22a和位线16a提供适当的电压。感测放大器感测读取操作期间位线上的电压或电流。