[发明专利]用于使用通孔阻滞层的薄膜电阻器的装置和方法

说明书

在一种制造集成电路(IC)芯片的方法中，该方法包括在第一层间电介质(ILD)层(114)上沉积第一薄膜电阻器材料；覆盖第一薄膜电阻器材料沉积蚀刻阻滞剂层(118)；以及图案化并蚀刻该蚀刻阻滞剂层(118)和第一薄膜电阻器材料，以形成第一电阻器(116)。该方法继续：覆盖第一电阻器(116)沉积第二ILD层(120)；以及使用第一蚀刻化学过程图案化和蚀刻第二ILD层(120)，以形成穿过第二ILD(120)层和蚀刻阻滞剂层(118)到第一电阻器(116)的通孔(122C，122D)。蚀刻阻滞剂层(118)对第一蚀刻化学过程具有选择性，并且蚀刻阻滞剂层(118)的厚度使得通孔蚀刻过程去除蚀刻阻滞剂层(118)的基本上所有暴露部分并且基本上防止下面第一薄膜电阻器材料的消耗。

技术领域

本文总体上涉及薄膜电阻器(TFR)，并且更具体地涉及用于使用通孔阻滞层的薄膜电阻器的装置和方法。

背景技术

设计具有多个电阻器的芯片时的一个问题是确保设计为具有相同电阻率的所有电阻器将在最终产品中匹配，从而使电路正常工作。使跨芯片匹配TFR的任务进一步增加复杂性的一个因素是希望通过限制合并形成TFR的过程所需的步骤数量和掩模数量来降低成本。包含需要不同电阻值的多个薄膜电阻器会使过程进一步复杂化。

发明内容

所描述的实施例涉及用于制造具有薄膜电阻器的集成电路的过程。所描述的过程使用蚀刻阻滞剂，其可在蚀刻过程中被完全蚀刻掉，同时在薄膜电阻器材料上提供平缓的着陆。通过在薄膜电阻器材料上提供通孔的平缓着陆，同时还提供与下面的金属层的良好通孔耦合，该过程提供在电气特性方面的显著改善，并促进整个集成电路中电阻器匹配的改善。

在制造集成电路芯片的方法的一个方面中，一种方法包括：在第一层间电介质(ILD)层上沉积第一薄膜电阻器材料；覆盖第一薄膜电阻器材料沉积蚀刻阻滞剂层；图案化并蚀刻该蚀刻阻滞剂层和第一薄膜电阻器材料以形成第一电阻器；覆盖第一电阻器沉积第二ILD层；和使用第一蚀刻化学过程图案化和蚀刻第二ILD层，以形成穿过第二ILD层和蚀刻阻滞剂层到第一电阻的通孔。蚀刻阻滞剂层对第一蚀刻化学过程具有选择性，并且蚀刻阻滞剂层的厚度使得通孔蚀刻去除蚀刻阻滞剂层的基本上所有暴露的部分，并且基本上防止下面的第一薄膜电阻器材料的消耗。

在另一方面中，一种集成电路芯片包括：金属化层；直接覆盖在金属化层上的第一电介质层；在第一电介质层上形成的薄膜电阻器；覆盖薄膜电阻器的蚀刻阻滞剂层；覆盖电阻器的第二电介质层；第一通孔，位于电阻器的第一端附近并延伸穿过第一电介质层和蚀刻阻滞剂层并接触薄膜电阻器；第二通孔，位于电阻器的与第一通孔的相对端，并延伸穿过第一电介质层和蚀刻阻滞剂层并接触薄膜电阻器；和第三通孔，其延伸穿过第一电介质层和第二电介质层以接触金属化层。

附图说明

图1描绘根据一个实施例的在不同层间电介质ILD层上具有两种不同类型的电阻器的示例集成电路(IC)芯片。

图1A-G描绘根据一个实施例的形成图1所示的电阻器的过程中的不同阶段和层。

图2比较包括所描述的方法的几种不同过程提供低薄层电阻器匹配的能力。

图3描绘根据一个实施例的具有单一类型的电阻器的示例集成电路芯片。

图4A-4E描绘根据一个实施例的制造包含TFR的芯片的整体方法。

图5、5A和5B描绘在不同的ILD上具有两种不同类型的电阻器的IC芯片的部分，以及实现该设计必须克服的问题。

具体实施方式

在附图中，相同的附图标记指示相同的元件。在本说明书中，除非符合“可通信耦合”中的限定，否则术语“耦合”是指间接或直接电连接，其可包括无线连接。因此，如果第一设备耦合到第二设备，则该连接可通过直接电连接，或者通过经由其他设备和连接的间接电连接。