[发明专利]低电压调节器

权利要求书

1.一种用于电压调节的集成电路，其特征在于，包括：

(a)第一差分运放(120)，其被配置为接收参考电压(106)和反馈电压(141)，并生成放大信号(121)；

(b)第二电路(110)，其包括：

第一P型金属氧化物半导体PMOS晶体管(111)和第二PMOS晶体管(112)，其相应的源极端子耦接到电源总线，并且其相应的栅极端子共同耦接到第一连接节点(138)；

具有第一栅极端子、第一源极端子和第一漏极端子(136)的第一N型金属氧化物半导体NMOS晶体管(113)，其中所述第一栅极端子被耦接以接收所述反馈电压(141)，所述第一漏极端子(136)耦接到所述第一PMOS晶体管(111)的漏极节点，并且所述第一源极端子耦接到电容器节点(134)；

具有第二栅极端子、第二源极端子和第二漏极端子的第二NMOS晶体管(114)，其中所述第二栅极端子被耦接以接收所述参考电压(106)，所述第二漏极端子(137)耦接到所述第二PMOS晶体管(112)的漏极节点；并且所述第二源极端子耦接到所述电容器节点(134)；

第一电阻器(116)，其耦接在所述第一连接节点(138)和所述第一漏极节点(136)之间；

第二电阻器(117)，其耦接在所述第一连接节点(138)和所述第二漏极节点(137)之间；以及，

电流源晶体管(115)，其具有耦接到所述电容器节点(134)的第三漏极端子以及被配置为接收所述放大信号(121)的第三栅极端子(149)；

(c)驱动器晶体管(104)，其被配置为在输出电压节点(140)处提供输出电压(150)，并从所述第一连接节点(138)接收选通电压输出(148)；以及，

(d)第一电容器(135)，其连接在所述第一连接节点(138)和所述电容器节点(134)之间。

2.根据权利要求1所述的集成电路，其特征在于，还包括第三电阻器(125)，其耦接在所述第一差分运放(120)的输出节点(132)与所述第三栅极端子(149)之间。

3.根据权利要求1所述的集成电路，其特征在于，还包括电阻器(125)，其耦接在所述第一差分运放(120)的输出节点(132)与所述电流源晶体管(115)的栅极节点(149)之间。

4.根据权利要求1所述的集成电路，其特征在于，还包括滤波器，其具有第四电阻器(124)和第二电容器(145)，所述第四电阻器(124)串联连接到所述第二电容器(145)，且其中所述滤波器耦接在所述第一差分运放(120)的输出节点(132)与接地总线(102)之间。

5.根据权利要求3所述的集成电路，其特征在于，所述驱动器晶体管(104)包括FinFET晶体管(104)。

6.根据权利要求3所述的集成电路，其特征在于，还包括阶梯电阻器(107)，其连接在所述输出电压节点(140)和接地总线(102)之间，并且被配置为提供所述反馈电压，所述反馈电压是所述输出电压(150)的一部分。

7.根据权利要求3所述的集成电路，其特征在于，所述输出电压(150)是所述反馈电压(141)。

8.根据权利要求3所述的集成电路，其特征在于，所述驱动器晶体管(104)或所述电流源晶体管(115)是多栅极晶体管。

9.根据权利要求3所述的集成电路，其特征在于，还包括自偏置电路(155)，其被配置为向所述第一差分运放(120)提供偏置电压(156)。