[发明专利]用于刷新存储器的设备及方法

说明书

本发明描述用于执行行锤刷新的设备。实例设备包含：存储体，所述存储体中的每一存储体包含存储行地址的锁存器；及基于时间的取样电路。所述基于时间的取样电路包含：取样时序生成器，其提供取样行地址的时序信号；及存储体取样电路，其中所述存储体取样电路中的每一存储体取样电路包含在所述存储体中的对应存储体中且响应于取样所述行地址的所述时序信号而将取样信号提供给所述对应存储体中的所述锁存器；及间隔测量电路，其接收振荡信号，基于所述振荡信号的循环测量行锤刷新执行的间隔，且进一步将用于调整挪用率的挪用率时序信号提供给所述取样时序生成器。

背景技术

高数据可靠性、高存储器存取速度及减小的芯片尺寸是半导体存储器所要求的特征。

动态随机存取存储器(DRAM)(其是典型的半导体存储器装置)通过单元电容器中积累的电荷来存储信息，且因此除非周期性地实行刷新操作，否则信息会丢失。因此，从控制装置周期性地发出指示刷新操作的刷新命令，所述控制装置控制DRAM。在1个刷新循环的周期(例如，64毫秒)内必定刷新所有字线一次的频率下从控制装置发出刷新命令。另外，周期性地挪用刷新命令作为行锤刷新(Rhr)，所述行锤刷新维持由行锤攻击引起的受害者的行地址的数据保留。

然而，常规静态行锤刷新率控制无法防止由于可能由于各种原因而在各种时序下发生的行锤效应所致的位错误且可能期望动态行锤刷新率控制。

发明内容

本文中揭示用于执行行锤刷新的设备。根据本发明的实施例的实例设备可包含：行锤控制电路、锁存器电路、第一计数器电路及第二计数器电路。所述行锤控制电路经配置以按可变间隔提供处于有效状态的行锤控制信号。所述行锤控制信号包含第一有效状态、第二有效状态及第三有效状态。所述第二有效状态介于所述第一有效状态与所述第三有效状态之间。所述第一有效状态、所述第二有效状态及所述第三有效状态中的每一者经配置以引起行锤刷新操作。所述锁存器电路经配置以暂时存储执行所述行锤刷新操作所在的行地址。所述第一计数器电路经配置以将时钟信号的脉冲数计数为从所述行锤控制信号的所述第一有效状态到所述第二有效状态的第一计数且进一步经配置以提供所述第一计数。所述第二计数器电路经配置以开始至少部分地响应于所述行锤控制信号的所述第三有效状态而将所述时钟信号的脉冲数计数为第二计数且进一步经配置以当所述第二计数等于或大于零且小于所述第一计数值时断言时序信号。所述锁存器电路经配置以至少部分地响应于所述时序信号而更新所述行地址。

根据本发明的实施例的另一实例设备可包含：多个存储体，其中所述多个存储体中的每一存储体与可存储用于行锤刷新的行地址的锁存器相关联；及基于时间的取样电路。所述基于时间的取样电路可包含：取样时序生成器，其可提供取样行地址的时序信号；多个存储体取样电路；及间隔测量电路，其可接收振荡信号，基于所述振荡信号的循环测量行锤刷新执行的间隔，且进一步将用于调整挪用率的挪用率时序信号提供给所述取样时序生成器。所述多个存储体取样电路中的每一存储体取样电路与所述多个存储体中的对应存储体相关联且每一存储体取样电路可响应于取样所述行地址的所述时序信号而将取样信号提供给所述对应存储体的所述锁存器。所述取样时序生成器可进一步至少部分地响应于所述挪用率时序信号而提供取样所述行地址的所述时序信号。所述对应存储体的所述锁存器可至少部分地响应于取样所述行地址的所述时序信号而存储所述行地址。

根据本发明的实施例的另一实例设备可包含：基于命令的取样电路，其可响应于基于命令的脉冲信号而提供基于命令的取样信号；基于时间的取样电路，其可响应于所述基于命令的脉冲信号及基于时间的脉冲信号而提供基于时间的取样信号；及混频器电路，其可响应于开关信号而提供所述基于时间的取样信号或所述基于命令的取样信号。所述基于时间的脉冲信号可基于用于调整挪用率的挪用率时序信号。

附图说明

图1是根据本发明的实施例的包含取样电路及基于时间的取样电路的半导体装置的框图。

图2A是根据本发明的实施例的包含取样时序生成器电路及间隔测量电路的基于时间的取样电路的示意图。