[发明专利]包括集成电磁干扰屏蔽件的电子封装件及其制造方法

说明书

一种电子封装件，包括：支撑基板；电气组件，电气组件的第一表面耦接至支撑基板的第一表面；以及绝缘结构，耦接至支撑基板的第一表面和电气组件的侧壁。绝缘结构具有倾斜外表面。导电层包封电气组件和绝缘结构的倾斜外表面。第一布线层形成在支撑基板的第二表面上。第一布线层通过支撑基板中的至少一个通孔耦接至导电层。

技术领域

本发明的实施方式通常涉及一种半导体器件封装件或电子封装件，并且更具体地，涉及一种包括形成在绝缘结构上的围绕设置在封装件中的电气组件的导电盖或屏蔽件的电子封装件。通过将绝缘结构的倾斜侧壁用作导电盖或屏蔽件的安装结构来实现微型化封装拓扑结构。

背景技术

电子封装件的技术现状覆盖从焊线模块到倒装芯片模块再到嵌入式芯片模块的多种方法、结构、及方式。焊线模块是一种成熟的封装方式，低成本但是电气性能有限。这些模块使用接合到芯片垫片的线将功率器件的顶部I/O垫片连接至互连结构，诸如，金属-绝缘体-金属基板(诸如，陶瓷、氮化铝(AlN)、或顶部和底部上具有图案化金属的碳化硅(SiC)基板)。焊线天生具有高电感、一般地高串联电阻、接合垫片顶部的电流、以及半导体器件中接合部位附近的微裂纹。图1中示出了现有技术的焊线电子封装件10的示例性配置，其中使用组件附接材料16将两个功率半导体器件(power semiconductor)12安装到引线框架14上。引线框架14的部分延伸超过成形树脂(molding resin)26形成端子18。焊线(wirebonds) 20将位于半导体器件12的有源表面24上的下垫片(die pads)22连接到引线框架14上的被选区。成形树脂26包封半导体器件12、焊线20、以及引线框架14的暴露部分。功率带(Power)接合(KS)是用 Al带代替Al焊线的功率模块焊线的一种改良形式，Al带使用热压缩接合到下垫片。有益地，功率带接合具有低电阻并且因此针对高电流模块。然而，功率带接合具有高电感并且可使基板产生微裂纹。

与焊线封装件相比，通过使用比焊线具有更大的载流截面的焊料凸起 (solderbump)，现有技术的倒装芯片模块经历减小的半导体基板损害。图2中示出了现有技术的倒装芯片电子封装件28的总体配置，其中两个半导体器件12通过倒装芯片焊料凸起34附接至基板32的顶侧金属层30。通过形成在半导体器件12的后侧38上的热连接36实现热冷却。成形树脂26包封半导体器件12，其中顶侧金属层30的部分延伸超出成形树脂 26形成端子18。尽管如图2所示的倒装芯片模块提供了优于焊线技术的一些优点，但是倒装芯片焊料凸起具有差的导电率、易于焊料疲劳、易于电迁移并且提供很差的热冷却路径。

现有技术的嵌入式器件模块(诸如，使用通用电气公司的电力覆盖 (POL)技术制造的图3所示的嵌入式器件模块40)通过去除焊线和焊料凸起并且用直接金属化接触代替它们，解决了焊线和倒装芯片封装件的许多限制。在嵌入式器件模块40中，半导体器件12安装到介电膜42上。接线柱连接器(post connector)44还附接至介电膜42以为模块40提供顶部到底部的电连接。微孔46形成为穿过介电膜42到半导体器件12的输入/输出(I/O)接触垫片22再到接线柱连接器44。金属化层48施加至介电膜42的外表面、微孔46以及暴露垫片22以形成到半导体器件12的电连接。具有附接的半导体器件12和接线柱连接器44的介电膜42使用导电组件附接材料50(诸如，焊料)接合到电力基板32。半导体器件12与接线柱连接器44之间的间隙填充有成形树脂26。与焊线模块或倒装芯片模块相比较，嵌入式器件模块40具有减少的寄生(例如，电阻、电容、以及电感)并且具有优越热性能。

尽管嵌入式器件模块结构具有优点，但是与焊线和倒装芯片方式相比， POL技术更复杂、较不成熟，并且成本高。通常通过使用激光钻孔和孔金属化在模块40中形成通孔、或者通过形成邻近器件的提供竖直连接的插入式I/O结构或框架的通孔，而在模块40中形成电连接。这些方式增加模块的复杂性和成本并且增加模块占地面积。