[发明专利]电压直方图生成

权利要求书

1.一种集成电路，包括：

控制电路，被配置为控制第一信号在第一信令路径上的传播和第二信号在第二信令路径上的传播；

多个延迟级，被串联耦合，所述多个耦合级包括：

所述第一信令路径，被配置为以第一传播速度传播所述第一信号，所述第一传播速度取决于电压；

所述第二信令路径，被配置为以第二传播速度传播所述第二信号，所述第二传播速度取决于电压，所述第一传播速度比所述第二传播速度相对较慢；以及

多个到达时间检测电路，所述多个延迟级中的每个相应延迟级包括相应到达时间检测电路，所述相应到达时间检测电路被配置为生成相应级时序信号，所述相应级时序信号指示所述相应延迟级处的所述第一信号和所述第二信号之间的相对到达时间；以及

多个计数器，其分别耦合到所述多个延迟级，每个相应计数器具有相应计数器值并且被配置为响应于所述相应级时序信号而递增所述相应计数器值。

2.根据权利要求1所述的集成电路，其中所述控制电路包括信号延迟电路，所述信号延迟电路被配置为相对于所述第一信号沿着所述第一信令路径的传播的第一开始，延迟所述第二信号沿着所述第二信令路径的传播的第二开始。

3.根据权利要求2所述的集成电路，其中所述信号延迟电路被配置为提供可编程的可变延迟时段。

4.根据权利要求1所述的集成电路，其中：

所述多个延迟级的每个相应延迟级的所述相应到达时间检测电路被配置为：响应于所述第二信号在所述第一信号之前到达所述相应延迟级，来断言所述相应级时序信号；以及

所述多个计数器中的每个相应计数器被配置为：响应于所述相应级时序信号被断言而递增所述相应计数器值。

5.根据权利要求1所述的集成电路，其中所述多个延迟级中的延迟级包括：

第一缓冲器，沿着所述第一信令路径被设置，所述第一缓冲器具有第一阈值电压；

第二缓冲器，沿着所述第二信令路径被设置，所述第二缓冲器具有第二阈值电压；以及

所述第一阈值电压比所述第二阈值电压相对较高。

6.根据权利要求5所述的集成电路，其中每个相应延迟级的所述相应到达时间检测电路包括：

触发器，耦合到所述第一信令路径和所述第二信令路径，所述触发器包括被配置为产生用于所述相应延迟级的所述相应级时序信号的输出。

7.根据权利要求6所述的集成电路，其中所述触发器包括：

数据输入，耦合到所述第一信令路径并且被配置为经由所述第一缓冲器的第一输出接收所述第一信号；以及

时钟输入，耦合到所述第二信令路径并且被配置为经由所述第二缓冲器的第二输出接收所述第二信号。

8.根据权利要求5所述的集成电路，其中所述第一缓冲器和所述第二缓冲器被配置为使得由于所述第一阈值电压比所述第二阈值电压相对较高，所以所述第一信号遍历所述第一缓冲器比所述第二信号遍历所述第二缓冲器更慢。

9.根据权利要求1所述的集成电路，其中：

所述多个延迟级中的每个相应延迟级与多个电压电平的相应电压电平相对应；以及

每个相应计数器值被配置为表示与耦合到具有所述相应计数器值的所述相应计数器的所述相应延迟级相对应的所述相应电压电平的出现次数。

10.根据权利要求1所述的集成电路，还包括：

多个门，每个相应门耦合在所述多个延迟级的相应延迟级和所述多个计数器的相应计数器之间，每个相应门被配置为从所述相应延迟级接收所述相应级时序信号，并且从与所述相应延迟级连续串联耦合的另一延迟级接收另一级时序信号。

11.根据权利要求10所述的集成电路，其中

所述多个门的每个相应门包括多个异或门(XOR门)的相应XOR门；以及

每个相应XOR门被配置为：如果所述相应级时序信号和另一级时序信号的值不同，则向所述相应计数器断言门控级时序信号。