[发明专利]用于确定校验和的方法和设备、缓冲存储器和处理器

说明书

本发明涉及一种用于确定处理器(102)的缓冲存储器(100)的校验和的方法，其中，该方法包括以下步骤：读取缓冲存储器(100)的通过处理器(102)的访问而被标记为已改变的数据单元，在使用缓冲存储器(100)的校验和单元(309)的情况下求取数据单元的校验和，以校验和补充数据单元(430)并且将数据单元标记为已改变且具有有效的校验和。

技术领域

本发明涉及用于确定校验和的一种方法和一种设备、一种缓冲存储器和一种处理器。

背景技术

本发明从根据独立权利要求的类别的一种设备或一种方法出发。本发明的主题也是一种计算机程序。

为了减少处理器对存储在存储器中的数据的访问时间，使用缓冲存储器(所谓的高速缓存)。

发明内容

在这种背景下，借助提出的方案提出一种根据独立权利要求的方法，此外提出一种使用该方法的设备、一种缓冲存储器和一种处理器，以及最后提出一种相应的计算机程序。通过在从属权利要求中列出的措施，能够实现独立权利要求中说明的设备的有利扩展方案和改善方案。

有利地，可以通过存储在缓冲存储器中的数据单元而在缓冲存储器内直接形成校验和，该数据单元已经通过缓冲存储器内的访问所改变。以这种方式，可以确保存储在缓冲存储器中的数据的完整性。

用于确定处理器的缓冲存储器的校验和的方法包括以下步骤：

读取缓冲存储器的数据单元，该数据单元通过处理器的访问而被标记为已改变；

在使用缓冲存储器的校验和单元的情况下求取数据单元的校验和；

以校验和补充数据单元，并且将数据单元标记为已改变且具有有效的校验和。

处理器可以涉及所谓的CPU(例如微控制器的形式)。该处理器可以在车辆中、例如车辆的控制设备中使用。缓冲存储器可以涉及所谓的高速缓存(Cache)。缓冲存储器在下文中也称为高速缓存。缓冲存储器的特征在于通过处理器进行读访问和/或写访问的访问时间，该访问时间比对该处理器包括的存储器架构的主存储器的访问时间更短。数据单元例如可以表示缓冲存储器的存储器行或存储器列的全部或一部分。在使用标记的情况下例如可以将数据单元标记为“已改变的”或“已改变且具有有效校验和”。可以将校验和理解为如下值：所述值能够检查数据单元完整性。在求取校验和时可以使用已知方法。校验和单元可以涉及集成到缓冲存储器中的用于确定校验和的单元或设备。被标记为已改变的数据单元可以涉及如下数据单元：该数据单元已经通过处理器对数据单元的写访问而被改变。由于这种改变，可能需要重新确定分配给数据单元的校验和。

求取和补充的步骤可以在如下时间段内执行：该时间段是处理器的访问与将数据单元写回主存储器之间的最小时间段。这种时间段也称为仅高速缓存时间。以这种方式，可以确保在将数据单元写回到主存储器之前，为已改变的数据单元求取当前的校验和。

根据一种实施方式，可以在该时间段内执行至少两个求取和补充的步骤。如果可以非常快速地实施求取和补充的步骤，则可以在使用同一校验和求取装置的情况下求取多个数据单元的多个校验和。由此可以将校验和求取装置的数量保持得较低。

该方法可以包括以下另外的步骤：读取缓冲存储器的通过处理器的另外的访问而被标记为已改变的另外的数据单元；在使用缓冲存储器的另外的校验和求取装置的情况下求取另外的数据单元的另外的校验和；以校验和补充另外的数据单元，并且将另外的数据单元标记为已改变且具有有效的校验和。以这种方式，可以为多个数据单元并行地求取校验和。在此，缓冲存储器的校验和求取装置的数量可以相应于如下数据单元的最大数量：所述数据单元可以在所述时间段内通过处理器所改变。