[发明专利]存储器单元的基于时间存取

说明书

本文中描述用于存储器阵列中的存储器单元的基于时间存取的方法、系统及装置。在读取操作的感测部分期间，可将选定存储器单元充电到预定电压电平。可基于在充电开始与在选定存储器单元达到所述预定电压电平时之间的持续时间识别存储于所述选定存储器单元上的逻辑状态。在一些实例中，时变信号可用于基于所述充电的所述持续时间而指示所述逻辑状态。所述充电的所述持续时间可基于所述选定存储器单元的极化状态、所述选定状态的电介质电荷状态，或所述选定存储器单元的极化状态及电介质电荷状态两者。

交叉参考

本专利申请案主张由迪·温琴佐(Di Vincenzo)在2017年6月9日申请的标题为“存储器单元的基于时间存取(Time-Based Access of a Memory Cell)”的第15/619,158号美国专利申请案的优先权，所述申请案与由迪·温琴佐于2017年6月9日申请的标题为“存储器单元的基于时间存取”的转让给其受让人的共同待决的第15/619,163号美国专利申请案有关，所述申请案中的每一者以应用的方式并入本文中。

背景技术

下文大体上涉及存储器单元的基于时间存取且更明确来说涉及所述存储器单元的逻辑状态的基于时间感测。

存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中的信息。信息是通过编程存储器装置的不同状态而予以存储。举例来说，二进制装置具有通常通过逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储两个以上状态。为存取所述经存储信息，所述电子装置的组件可读取或感测所述存储器装置中的经存储状态。为存储信息，所述电子装置的组件可写入或编程所述存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下还可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如，DRAM)可随时间丢失其存储的状态，除非其通过外部电源周期性刷新。FeRAM可使用类似于易失性存储器的装置架构但可归因于使用铁电电容器作为存储装置而具有非易失性性质。FeRAM装置可因此相较于其它非易失性及易失性存储器装置而具有改进的性能。

改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、增加数据保持、降低电力消耗或降低制造成本等等。采用能够存储两个以上逻辑状态的存储器单元还可为有益的。

附图说明

图1说明根据本公开的实施例的支持存储器单元的基于时间存取的存储器阵列的实例。

图2说明根据本公开的实施例的支持存储器单元的基于时间存取的电路的实例。

图3说明根据本公开的实施例的支持存储器单元的基于时间存取的磁滞曲线的实例。

图4说明根据本公开的实施例的支持存储器单元的基于时间存取的状态图的实例。

图5说明根据本公开的实施例的支持存储器单元的基于时间存取的时序图的实例。

图6说明根据本公开的实施例的支持存储器单元的基于时间存取的电路的实例。

图7说明根据本公开的实施例的支持存储器单元的基于时间存取的时序图的实例。

图8说明根据本公开的实施例的支持存储器单元的基于时间存取的时序图的实例。

图9说明根据本公开的实施例的支持存储器单元的基于时间存取的时序图的实例。

图10到11展示根据本公开的实施例的支持存储器单元的基于时间存取的装置的框图。