[发明专利]用于执行具有多位输入矢量的矩阵计算的多级单元(MLC)非易失性(NV)存储器(NVM)矩阵电路

权利要求书

1.一种多级单元MLC非易失性NV存储器NVM矩阵电路，包括：多个字线，被配置为接收由所述多个字线中的每个字线上的输入电压表示的多位输入矢量；多个位线，所述多个位线中的每个位线被配置为接收对应的线电压；多个源极线；以及多个NVM存储串电路，所述多个NVM存储串电路中的每个NVM存储串电路被配置为电耦合在所述多个位线中的对应位线与所述多个源极线中的对应源极线之间，所述多个源极线中的每个源极线包括多个MLCNVM存储电路；以及所述多个MLC NVM存储电路中的每个MLC NVM存储电路包括多个NVM位单元电路，所述多个NVM位单元电路中的每个NVM位单元电路被配置为存储对应的所述MLCNVM存储电路的相应存储器状态；相应MLC NVM存储电路中的所述多个NVM位单元电路中的每个NVM位单元电路具有表示存储的存储器状态的电阻，并且包括：栅极节点，耦合到所述多个字线中的对应字线；以及每个NVM位单元电路被配置为响应于施加到耦合到所述栅极节点的所述对应字线的所述输入电压而将所述NVM位单元电路的电阻耦合到所述多个源极线中耦合到所述NVM位单元电路的相应MLC NVM存储电路的源极线；

多个存取晶体管，所述多个存取晶体管中的每个存取晶体管耦合到所述多个位线中的对应位线和所述多个NVM存储串电路中耦合到与所述位线相对应的所述源极线的对应NVM存储串电路；所述多个存取晶体管中的每个存取晶体管包括耦合到存取线的存取栅极节点；以及所述多个存取晶体管中的每个存取晶体管被配置为响应于施加到所述存取栅极节点的存取电压而将所述对应位线电耦合到所述对应NVM存储串电路；

多个第二存取晶体管，所述多个第二存取晶体管中的每个第二存取晶体管耦合到所述多个源极线中的对应源极线和所述多个NVM存储串电路中的对应NVM存储串电路；所述多个第二存取晶体管中的每个第二存取晶体管包括耦合到第二存取线的第二存取栅极节点；以及所述多个第二存取晶体管中的每个第二存取晶体管被配置为响应于施加到所述第二存取栅极节点的输入电压而将所述对应源极线电耦合到所述对应NVM存储串电路。

2.根据权利要求1所述的MLC NVM矩阵电路，其中所述多个字线均没有交叉连接到所述多个位线中的任何位线。

3.根据权利要求1所述的MLC NVM矩阵电路，其中相应NVM存储串电路的每个MLC NVM存储电路的所述电阻耦合到相应源极线以形成多位数据矢量。

4.根据权利要求1所述的MLC NVM矩阵电路，其中所述多个MLC NVM存储电路中的每个MLC NVM存储电路中的所述多个NVM位单元电路中的每个NVM位单元电路还包括被配置为响应于施加到耦合到所述栅极节点的所述对应字线的所述输入电压而电耦合到所述源极线以将每个NVM位单元电路的所述电阻耦合到所述源极线的半导体沟道。

5.根据权利要求1所述的MLC NVM矩阵电路，其中所述多个NVM存储串电路中的NVM存储串电路被配置为：响应于读取激活电压被施加到相应多个MLC NVM存储电路中的所述多个NVM位单元电路中的每个NVM位单元电路的所述栅极节点，基于施加到耦合到所述NVM存储串电路的所述位线的所述线电压和由所述NVM存储串电路的所述多个MLC NVM存储电路中的每个MLC NVM存储电路施加的电阻，生成流过所述多个源极线中耦合到所述NVM存储串电路的源极线流向相应输出节点的相应电流。

6.根据权利要求5所述的MLC NVM矩阵电路，其中流过所述源极线的电流的幅度表示耦合到所述源极线的所述MLC NVM存储电路的数据矢量与所述多位输入矢量的点积乘法。

7.根据权利要求1所述的MLC NVM矩阵电路，其中所述多个NVM存储串电路中的每个NVM存储串电路被配置为：响应于读取激活电压被施加到相应多个MLC NVM存储电路中的所述多个NVM位单元电路中的每个NVM位单元电路的所述栅极节点，基于施加到耦合到所述NVM存储串电路的所述位线的所述线电压和由所述NVM存储串电路的所述多个MLC NVM存储电路中的每个MLC NVM存储电路施加的所述电阻，生成流过所述多个源极线中耦合到所述NVM存储串电路的源极线流向相应输出节点的相应电流。