[发明专利]用于死区时间控制的定时控制器

说明书

描述了用于仅使用低压晶体管(410内部)来偏置和驱动高压半导体器件(T1，T2)的系统、方法和装置。装置(410)和方法适于控制多个高压半导体器件(T1，T2)以实现高压功率控制，例如，功率放大器、功率管理和转换(例如，DC/DC)以及第一电压(V_IN)与低压控制晶体管的最大电压处理(Vdd1，Vdd2)相比较大的其他应用。根据一方面，通过包括晶体管、电流源和电容器的基本边沿延迟电路(图4：215内部；图14a：1410)提供对高压半导体器件(T1，T2)的控制信号(IN)的边沿(图4：215；图14a：1410)的定时控制。可以经由开关将反相器选择性地耦合至基本边沿延迟电路的输入和/或输出，以允许对控制信号的上升沿或下降沿的定时控制。

相关申请的交叉引用

本申请要求于2017年6月19日提交的题为“DC-Coupled High-Voltage LevelShifter”的美国专利申请15/627,196的优先权，其全部公开内容通过引用并入本文中。

本申请可以涉及于2016年11月1日发布的题为“Level Shifter”的美国专利第9,484,897号，其全部公开内容通过引用并入本文中。本申请可以涉及于1995年5月6日发布的题为“Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer”的美国专利第5,416,043号，其全部公开内容通过引用并入本文中。本申请还可以涉及于1997年2月4日发布的题为“Minimum charge FET fabricated on an ultrathin siliconon sapphire wafer”的美国专利第5,600,169号，其全部公开内容通过引用并入本文中。本申请还可以涉及于2015年12月9日提交的题为“S-Contact for SOI”的美国专利申请第14/964,412号，其全部公开内容通过引用并入本文中。本申请还可以涉及于2017年4月14日提交的题为“S-Contact for SOI”的美国专利申请第15/488,367号，其全部公开内容通过引用并入本文中。本申请还可以涉及于2015年5月5日发布的题为“Method and Apparatusfor Use in Digitally Tuning a Capacitor in an Integrated Circuit Device”的美国专利第9,024,700B2号，其全部公开内容通过引用并入本文中。

技术领域

本文所描述的各个实施方式总体上涉及用于仅使用低击穿电压晶体管来偏置和驱动高压半导体器件的系统、方法和设备。

背景技术

在控制在高压条件下操作的高压半导体器件的应用中，通常在对应的控制电路中使用高击穿电压晶体管。例如，在传统的氮化镓(GaN)功率管理应用中，诸如横向扩散金属氧化物半导体(LDMOS)、双极型或高压金属氧化物半导体场效应晶体管(MOSFET)的晶体管可以用于控制在高压条件下操作的GaN器件。由于与GaN器件的品质因数(FOM)相比，这些控制晶体管通常具有差的FOM，从而可能例如限制GaN器件的操作频率，因此整个电路(例如，功率管理)可能在性能上受大的高压控制晶体管——其可能难以快速充电和放电(例如它们的FOM太高)——限制，并且因此使用GaN器件的益处可能显著地降低。除了功率管理应用之外，在诸如音频放大器(尤其是D类音频放大器)的放大器、滤波器组、以及谐振电路的驱动器、以及峰值电压可能超过用于实现该应用的控制电路的电压处理能力的任何其他应用中可以发现高电压信号。

本申请适用于具有高侧(HS)和低侧(LS)控制装置的那些电路，其将公共输出节点上拉至高电压或将输出节点下拉至低电压(通常是参考电压或地)。这样的电路需要效率、低失真、高速度、灵活性、可靠性和低成本。本申请通过向原申请添加死区时间控制来解决这些问题。

在控制高压器件的这样的应用中，可以期望严格地控制高压器件的ON(导通)状态的定时，以例如减少或消除高压器件在ON状态下的交叠时间。

发明内容