[发明专利]半导体模块及其制造方法在审
| 申请号: | 201880034475.9 | 申请日: | 2018-03-13 |
| 公开(公告)号: | CN110678958A | 公开(公告)日: | 2020-01-10 |
| 发明(设计)人: | 东坂浩由 | 申请(专利权)人: | 夏普株式会社 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L25/065;H01L25/07;H01L25/18;H01L33/48 |
| 代理公司: | 44334 深圳市赛恩倍吉知识产权代理有限公司 | 代理人: | 王娟 |
| 地址: | 日本国大*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体模块 对准标记 基材 半导体元件 并列设置 异物残留 剥离 制造 | ||
1.一种半导体模块,其特征在于,具备:
基材;
对准标记,其设置在所述基材的表面;以及
多个半导体元件,其与所述对准标记并列设置,且分别设置在所述基材的表面,并且相互分离。
2.根据权利要求1所述的半导体模块,其特征在于,
所述对准标记由第一对准标记片和第二对准标记片构成。
3.根据权利要求1所述的半导体模块,其特征在于,
所述对准标记的表面和所述多个半导体元件的表面大致位于同一平面上。
4.一种半导体模块的制造方法,其使用第一基材和第二基材,
所述第一基材在表面上设有第一对准标记片,
所述第二基材在表面设置有第二对准标记片以及与该第二对准标记片并列设置并且相互分离的多个半导体元件,
所述制造方法的特征在于,具有下述工序:
对位工序,在该工序中,使用所述第一对准标记片和所述第二对准标记片的重合,进行所述第一基材和所述多个半导体元件的对位;以及
接合工序,其在所述对位工序之后,将所述第二基材的所述多个半导体元件和所述第一基材接合,并且将所述第一基材和所述第二对准标记片接合。
5.根据权利要求4所述的半导体模块的制造方法,其特征在于,
在后续工序中使用将所述第一对准标记片和所述第二对准标记片组合后的图案。
6.根据权利要求5所述的半导体模块的制造方法,其特征在于,
所述后续工序具有检查工序,所述检查工序使用将所述第一对准标记片和所述第二对准标记片组合后的图案作为检查用图案。
7.一种半导体模块,其由基材、配置在所述基材的表面的多个半导体元件以及对准标记构成,所述半导体模块的特征在于,
在所述基材的表面设置有第一连接图案,在所述多个半导体元件的所述基材侧设置有第二连接图案,
所述基材和所述多个半导体元件通过所述第一连接图案和所述第二连接图案连接,
在所述基材的表面,设置有由与所述第一连接图案相同的材料形成的第一对准标记片,在所述第一对准标记片上,形成有由与所述第二连接图案以及所述半导体元件相同的材料构成的第二对准标记片,
所述对准标记由所述第一对准标记片和所述第二对准标记片构成。
8.根据权利要求7的半导体模块,其特征在于,
所述基材和所述多个半导体元件通过所述第一连接图形和所述第二连接图形连接而形成电流路径,
所述第一对准标记片和所述第二对准标记片之间是非电流路径。
9.根据权利要求1至3、7、8中的任一项所述的半导体模块,其特征在于,
所述对准标记在所述多个半导体元件的外周部配置有多个。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880034475.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





