[发明专利]存储器阵列的板节点配置及操作

说明书

本发明描述用于存储器阵列的板节点配置及操作的方法、系统及装置。存储器阵列的单个板节点可耦合到存储器单元层面中的存储器单元(例如，铁电存储器单元)的多个行或列。所述单个板节点可执行多个板节点的功能。将所述单个板节点耦合到衬底的触点数目可比将多个板节点耦合到所述衬底的触点数目小。存储器阵列中具有单个板节点的连接器或插座可界定比具有多个板节点的所述连接器或插座的大小小的大小。在一些实例中，所述存储器阵列的单个板节点可耦合到多个存储器单元层面中的存储器单元的多个线。

交叉参考

本专利申请案主张维梅尔卡蒂(Vimercati)的2018年5月2日提出申请的标题为“存储器阵列的板节点配置及操作(Plate Node Configurations and Operations for aMemory Array)”的第15/969,302号美国专利申请案的优先权，所述美国专利申请案主张维梅尔卡蒂的2017年5月10日提出申请的指派给其受让人的标题为“存储器阵列的板节点配置及操作(Plate Node Configurations and Operations for a Memory Array)”的第62/504,299号美国临时专利申请案的权益，所述美国专利申请案及所述美国临时专利申请案中的每一者以其全文引用方式明确地并入本文中。

背景技术

下文一般来说涉及存储器阵列的板节点配置及操作，且更具体来说涉及存储器阵列中的板节点配置。

存储器装置在例如计算机、无线通信装置、相机、数字显示器等等各种电子装置中广泛地用于存储信息。通过将存储器装置的不同状态编程而存储信息。举例来说，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两种状态。在其它系统中，可存储多于两种状态。为存取所存储信息，电子装置的组件可读取或感测存储器装置中的所存储状态。为存储信息，电子装置的组件可将状态写入于存储器装置中或将存储器装置中的状态编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下维持其所存储逻辑状态达延长时间周期。易失性存储器装置(例如，DRAM)可随着时间而失去其所存储状态，除非其由外部电源周期性地刷新。FeRAM可使用与易失性存储器类似的装置架构，但可由于使用铁电电容器作为存储装置而具有非易失性性质。因此，与其它非易失性及易失性存储器装置相比较，FeRAM装置可具有经改进性能。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或减少制造成本以及其它度量。三维阵列对于解决这些问题可为合意的，但益处可因复制二维架构特征(例如板线配置)而受阻碍。

附图说明

图1图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的存储器阵列的实例。

图2图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的电路的实例。

图3图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的迟滞曲线的实例。

图4A图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的存储器阵列的第一横截面图的实例。

图4B图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的图4A的存储器阵列的第二横截面图的实例。

图4C图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的连接器的实例。

图5A图解说明根据本发明的实施例的支持存储器阵列的板节点配置及操作的存储器阵列的实例。