[发明专利]构造具有用于速率兼容的QC-LDPC编码的行正交性的奇偶校验矩阵

说明书

本公开内容的某些方面总体上涉及用于例如使用包括根据高速率核心图的第一层和用于HARQ传输的第二层的奇偶校验矩阵，来解码准循环低密度奇偶校验(QC‑LDPC)速率匹配码的方法和装置，其中，奇偶校验矩阵具有准行正交性或者第二层内的完全正交性。用于执行低密度奇偶校验(LDPC)解码的示例性方法包括：接收与LDPC码字相关联的软位，并使用奇偶校验矩阵来执行对软位的LDPC解码，其中，奇偶校验矩阵的每一行对应于被提升的LDPC码的被提升的奇偶校验，奇偶校验矩阵的至少两列对应于被提升的LDPC码的被删余的变量节点，并且奇偶校验矩阵在至少两个被删余的变量节点都连接到的行的下面的每对连续行之间具有行正交性。

相关申请的交叉引用

本专利申请要求享有于2017年5月12日提交的美国临时专利申请No.62/505,573和于2018年5月9日提交的美国专利申请No.15/975,440的优先权，两者均转让给本申请的受让人，并由此通过引用的方式将其全部内容明确地并入本文。

技术领域

本公开内容的某些方面总体上涉及用于无线通信的方法和装置，具体而言，涉及低密度奇偶校验(LDPC)速率兼容设计中的行正交性。

背景技术

无线通信系统被广泛部署以提供各种类型的通信内容，诸如语音、数据等。这些系统可以是能够通过共享可用系统资源(例如，带宽和发射功率)来支持与多个用户的通信的多址系统。这种多址系统的示例包括长期演进(LTE)系统、码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、第三代合作伙伴计划(3GPP)长期演进(LTE)系统、高级长期演进(LTE-A)系统和正交频分多址(OFDMA)系统。

通常，无线多址通信系统可以同时支持多个无线节点的通信。每个节点经由前向链路和反向链路上的传输与一个或多个基站进行通信。前向链路(或下行链路)是指从基站到节点的通信链路，而反向链路(或上行链路)是指从节点到基站的通信链路。通信链路可以经由单输入单输出、多输入单输出或多输入多输出(MIMO)系统来建立。

在现代信息时代，二进制值(例如1和0)被用于表示和发送各种类型的信息，诸如视频、音频、统计信息等。不幸的是，在存储、传输和/或处理二进制数据期间，可能会无意引入错误；例如，一可以变为零，反之亦然。

通常，在数据传输的情况下，接收机在存在噪声或失真的情况下观察每个接收的位，并且仅获得位值的指示。在这些情况下，被观察的值被解释为“软”位的来源。软位指示该位值的优选估计(例如，1或0)以及该估计的可靠性的一些指示。尽管错误的数量可能相对较低，但即使少量的错误或失真程度也会导致数据不可用，或者在传输错误的情况下可能迫使重传数据。

为了提供检查错误并且在一些情况下纠正错误的机制，可以对二进制数据进行编码以引入精心设计的冗余。数据单元的编码产生通常称为码字的内容。由于其冗余性，码字通常会包含比产生码字的输入数据单元多的位。

冗余位由编码器添加到所发送的位流以创建码字。当接收或处理从被发送的码字产生的信号时，可以使用在信号中观察到的码字中包括的冗余信息来识别和/或纠正接收信号中的错误或消除来自接收信号的失真，以便恢复原始数据单元。这种错误检查和/或纠正可以作为解码过程的一部分来实现。在没有错误的情况下，或者在可纠正的错误或失真的情况下，解码可用于从正在被处理的源数据中恢复被编码的原始数据单元。在不可恢复的错误的情况下，解码过程可以产生不能完全恢复原始数据的一些指示。解码失败的这种指示可以用于启动数据的重传。

随着用于数据通信的光纤线路的使用增加以及可以从数据存储设备(例如磁盘驱动器、磁带等)读取数据并将数据存储到数据存储设备的速率的提高，不仅对高效利用数据存储和传输容量的需求增加，而且对以高速率编码和解码数据的能力的需求也增加。

虽然编码效率和高数据速率是重要的，但是对于实际用于广泛范围的设备(例如，消费设备)的编码和/或解码系统，编码器和/或解码器能够以合理的成本实现是重要的。