[发明专利]藉由氮化钛和铝膜的集成沉积用于掺杂工程和阈值电压调整的方法和设备

说明书

用于形成半导体结构的设备与方法，包括：于高k介电层顶上沉积掺杂堆叠，所述掺杂堆叠具有第一表面，其中所述掺杂堆叠包括至少一个第一金属层、至少一个第二金属层、和至少一个第三金属层，所述第一金属层具有第一表面，所述第二金属层包括第一铝掺杂剂和第一表面，所述第三金属层位于所述第二金属层的所述第一表面顶上，其中所述第二金属层位于所述第一金属层的所述第一表面顶上；在所述掺杂堆叠的所述第一表面顶上沉积退火层；将所述结构退火，而使至少所述第一铝掺杂剂扩散进入所述高k介电层中；移除所述退火层；和在所述掺杂堆叠的所述第一表面顶上沉积至少一个功函数层。

技术领域

本公开内容的实施方式大体涉及半导体制造工艺的领域。

背景技术

金属栅极/高k堆叠愈来愈常用在10nm技术节点和超越此节点的金属氧化物半导体场效应晶体管(MOSFET)中，然而，发明人已观察到，本领域中仍有许多挑战。特别是，往更尖端的节点(n<10nm)的晶体管技术的发展要求更小/更薄的材料，这些材料可能导致栅极泄漏。再者，发明人已观察到，对于有p型功函数(应接近硅的能带边缘(bandedge)(约5.0eV))的晶体管而言，调整阈值电压(Vt)是有问题的。

因此，发明人已提供改良的用于处理高k材料以调控所述材料的阈值电压(Vt)的方法和设备。

发明内容

在此提供用于制作半导体结构的设备和方法。在一些实施方式中，一种方法包括：形成半导体结构，包括：于高k介电层顶上沉积掺杂堆叠，所述掺杂堆叠具有第一表面，其中所述掺杂堆叠包括至少一个第一金属层、至少一个第二金属层、和至少一个第三金属层，所述第一金属层具有第一表面，所述第二金属层包括第一铝掺杂剂和第一表面，所述第三金属层位于所述第二金属层的所述第一表面顶上，其中所述第二金属层位于所述第一金属层的所述第一表面顶上；在所述掺杂堆叠的所述第一表面顶上沉积退火层；将所述结构退火，而使至少所述第一铝掺杂剂扩散进入所述高k介电层中；移除所述退火层；和在所述掺杂堆叠的所述第一表面顶上沉积至少一个功函数层。

在一些实施方式中，一种方法包括：处理高k介电层，包括：在高k介电层顶上沉积第一氮化钛层；在所述第一氮化钛层顶上沉积第一铝层；在所述第一铝层顶上沉积第二氮化钛层；和在900℃或高于900℃的温度退火所述高k介电层、第一氮化钛层、第一铝层、和第二氮化钛层。

在一些实施方式中，一种方法包括：处理设置在基板上的高k介电层，包括：于高k介电层顶上依序沉积第一氮化钛层、第一铝层、和第二氮化钛层；和将所述介电层加热至约900℃至约1200℃的峰温度，其中来自所述第一铝层的铝扩散进入所述高k介电层中和/或覆盖所述高k介电层。

在一些实施方式中，一种设备包括：PMOS栅极电极，包括：铝掺杂高k介电层，具有第一表面，所述铝掺杂高k介电层设置在半导体层顶上，所述半导体层包括PMOS区域；和至少一个功函数层，设置在所述铝掺杂高k介电层的所述第一表面顶上，其中所述铝掺杂高k介电层包括第一偶极界面(first dipole-interface)，而足以调整所述PMOS栅极电极的阈值电压且提供约5.0eV的有效功函数。

下文描述本公开内容的其他和进一步的实施方式。

附图说明

通过参照附图描绘的本公开内容的说明性实施方式，可理解上文简要概述且于下文更详细论述的本公开内容的实施方式。然而，附图仅说明本公开内容的典型实施方式，因此不应将附图视为限制本公开内容的范围，因为本公开内容可允许其他等效的实施方式。

图1描绘根据本公开内容的一些实施方式的在高k介电层顶上沉积掺杂堆叠的方法的流程图。

图2A至图2E分别描绘根据本公开内容的图1的一些实施方式的沉积掺杂堆叠的制造的阶段。

图3描绘根据本公开内容的一些实施方式的处理高k介电层的方法的流程图。