[发明专利]混合存储器模块

权利要求书

1.一种存储器模块，包括：

定义非易失性地址空间的非易失性存储器组件，所述非易失性地址空间用以将数据存储在非易失性存储器地址处；

定义易失性地址空间的易失性存储器组件，所述易失性地址空间用以利用第一地址标签来缓存在所述非易失性地址空间中所存储的所述数据，所述第一地址标签对应于所述数据的所述非易失性存储器地址；以及

地址缓冲器组件，用以缓存与在所述非易失性地址空间中所缓存的所述数据相对应的第二地址标签。

2.根据权利要求1所述的存储器模块，其中所述易失性地址空间被分成易失性地址的集合，每个集合用以存储所述数据的块，每个块用以存储所述数据的缓存行。

3.根据权利要求2所述的存储器模块，其中所述易失性地址空间进一步包括回写缓冲空间，所述地址缓冲器组件用以将所述缓存行中的脏缓存行合计到所述回写缓冲空间中。

4.根据权利要求2所述的存储器模块，所述第二地址标签中的每个第二地址标签与所述数据的所述块中的一个块相对应。

5.根据权利要求1所述的存储器模块，其中所述地址缓冲器组件包括用于缓存所述第二地址标签的静态随机存取存储器。

6.根据权利要求1所述的存储器模块，进一步包括地址逻辑部，所述地址逻辑部用以：在所述地址缓冲器组件评估对第二地址的第二访问请求的同时，响应于对第一地址的第一访问请求而访问所述易失性存储器组件。

7.根据权利要求1所述的存储器模块，所述易失性存储器组件用以将所述数据缓存在缓存行中，每个缓存行具有存储装置，所述存储装置用于所述第一地址标签中的一个第一地址标签以及脏位和有效位中的至少一项。

8.根据权利要求1所述的存储器模块，其中所述第一地址标签具有第一数目的地址位，并且所述第二地址标签具有第二数目的地址位，所述第二数目的地址位少于所述第一数目的地址位。

9.根据权利要求1所述的存储器模块，其中在所述易失性地址空间中所存储的所述数据被存储在缓存行中；并且所述第二地址标签中的每个第二地址标签指定多个所述缓存行的块。

10.根据权利要求1所述的存储器模块，其中所述地址缓冲器在将脏位写入到所述易失性存储器组件之前合计所述脏位。

11.根据权利要求1所述的存储器模块，其中所述地址缓冲器将所述数据的缓存行从所述非易失性存储器地址移动到所述易失性存储器组件，所述数据的所述缓存行包括所述数据的所述缓存行中的所请求的一个缓存行，并且其中所述非易失性存储器组件将所述缓存行重新排序，以使所述缓存行中的所述所请求的一个缓存行的提供提前。

12.根据权利要求1所述的存储器模块，所述易失性存储器组件将缓存行存储在所述易失性地址空间中，所述地址缓冲器进一步包括脏组缓冲器以存储针对所述缓存行的组的写入地址。

13.根据权利要求12所述的存储器模块，所述地址缓冲器用以：对于对所述地址缓冲器组件的缓存未命中，将脏位存储在所述脏组缓冲器中。

14.根据权利要求13所述的存储器模块，所述地址缓冲器用以将来自所述脏组缓冲器的所述脏位写入到所述易失性存储器组件的所述缓存行中的一个缓存行，所述缓存行中的所述一个缓存行是所述组中的一个组中的多个缓存行中的一个缓存行。

15.根据权利要求14所述的存储器模块，其中所述地址缓冲器检查所述组的所述脏位以清除干净组中的所述缓存行。

16.根据权利要求1所述的存储器模块，其中DRAM缓存能够以一个集合的增量而被调整。