[发明专利]模拟-数字转换器电路和模拟-数字转换方法

权利要求书

1.一种模拟-数字转换器电路，所述模拟-数字转换器电路具有

-输入端(InA)，其用于接收第一模拟信号电平(In1)和第二模拟信号电平(In2)，

-斜坡发生器(RG)，其适于提供斜坡信号(Vramp)，

-比较单元(CMP)，其耦合到所述输入端(InA)和所述斜坡发生器(RG)，

-控制单元(CTL)，其耦合到所述比较单元(CMP)，所述控制单元(CTL)具有计数器，所述控制单元(CTL)准备成根据所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较来使能所述计数器，和

-输出端(Out)，其用于根据所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)之间的关系提供输出数字值，

其中，所述斜坡信号(Vramp)具有至少一个线性上升部分和至少一个线性下降部分以及在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的可调整偏移(Rs1)，所述偏移(Rs1)依赖于所述斜坡信号(Vramp)的上升和下降部分的数量。

2.根据权利要求1所述的模拟-数字转换器电路，

其中，在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的偏移(Rs1)通过延迟实现，在该延迟期间所述斜坡信号(Vramp)保持基本恒定的水平，并且所述斜坡信号(Vramp)的上升部分的斜率基本上等于所述斜坡信号(Vramp)的下降部分的斜率。

3.根据权利要求1或2所述的模拟-数字转换器电路，

其中，所述转换器电路能够以三种模式之一操作，

其中，

在第一模式中，转换周期包括：所述斜坡信号(Vramp)的至少两个线性上升部分和至少两个线性下降部分，以及所述第一模拟信号电平(In1)与所述斜坡信号(Vramp)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的顺序比较，

在第二模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分和一个线性下降部分，以及所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较，

在第三模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分或一个线性下降部分，以及所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较；并且随后的转换周期开始于偏移之后所述斜坡信号(Vramp)的上升部分或下降部分的反转点处。

4.根据权利要求3所述的模拟-数字转换器电路，

其中，在第一模式和第二模式中，转换周期包括所述斜坡信号(Vramp)的N个线性上升部分和N个线性下降部分，其中，N是偶数，并且其中，所述斜坡信号(Vramp)的每个偏移(Rs1)随N的倒数值而变化，并且其中，在所述斜坡信号(Vramp)的线性下降部分和线性上升部分之间的每个反转点处也插入偏移(Rs1)。

5.根据权利要求1或2所述的模拟-数字转换器电路，

所述模拟-数字转换器电路还包括另一输入端(InB)，所述另一输入端用于接收由所述计数器使用的主时钟信号(Clk1)，其中，所述斜坡信号(Vramp)的偏移(Rs1)随所述斜坡信号(Vramp)相对于所述主时钟信号(Clk1)的相移而变化，或者所述斜坡信号(Vramp)的偏移随所述主时钟信号(Clk1)的相移而变化。

6.根据权利要求1或2所述的模拟-数字转换器电路，

其中，所述控制单元(CTL)还包括处理单元(PRC)，所述处理单元准备成根据所述计数器提供的计数信号(Count)计算所述输出数字值。

7.根据权利要求5所述的模拟-数字转换器电路，

其中，所述斜坡发生器(RG)还适于根据所述主时钟信号(Clk1)获得辅时钟信号(Clk2)，所述辅时钟信号(Clk2)的频率是所述主时钟信号(Clk1)频率的整数倍，所述整数倍随所述斜坡信号(Vramp)的可调整偏移(Rs1)而变化。