[发明专利]利用非均匀窗口大小的并行TURBO解码

权利要求书

1.一种turbo解码器电路，用于执行turbo解码处理以从接收到的信号中恢复数据符号的帧，所述数据符号的帧包括所述帧的每个数据符号的一个或多个奇偶校验和/或系统软判决值，所述帧的数据符号已经用turbo编码器编码，所述turbo编码器包括每个能够由网格表示的上部卷积编码器和下部卷积编码器、以及在所述上部卷积编码器和下部卷积编码器之间交织所述数据符号的交织器，所述turbo解码器电路包括：

时钟，

可配置网络电路，被配置为交织软判决值，

上部解码器，包括与所述上部卷积编码器相关联的多个上部处理元件，所述上部解码器的处理元件中的每一个处理元件被配置为，在一系列连续时钟循环期间，从所述可配置网络电路迭代地接收与数据符号有关的先验软判决值，其中所述先验软判决值与表示上部卷积编码器的状态之间的可能路径的整数个连续网格级的窗口相关联，以使用所述先验软判决值执行与该窗口相关联的并行计算以便生成与所述数据符号有关的对应非本征软判决值，以及被配置为向所述可配置网络电路提供非本征软判决值，所述上部解码器的至少一个处理元件被配置为相对所述上部解码器的至少一个其他处理元件执行与不同数量的网格级相关联的窗口的计算，以及

下部解码器，包括与所述下部卷积编码器相关联的多个下部处理元件，所述下部解码器的处理元件中的每一个处理元件被配置为，在所述系列连续时钟循环期间，从所述可配置网络电路迭代地接收与数据符号有关的先验软判决值，其中所述先验软判决值与表示下部卷积编码器的状态之间的可能路径的整数个连续网格级的窗口相关联，以使用所述先验软判决值执行与该窗口相关联的并行计算以便生成与所述数据符号有关的对应非本征软判决值，以及被配置为向所述可配置网络电路提供非本征软判决值，所述下部解码器的至少一个处理元件被配置为相对所述下部解码器的至少一个其他处理元件执行与不同数量的网格级相关联的窗口的计算，

其中所述可配置网络电路包括网络控制器电路，所述网络控制器电路在所述连续时钟循环期间迭代地控制可配置网络电路的配置，以通过交织由所述下部解码器提供的非本征软判决值来为所述上部解码器提供先验软判决值，以及通过交织由所述上部解码器提供的非本征软判决值来为所述下部解码器提供先验软判决值，其中由所述网络控制器控制的所述可配置网络电路执行的交织是根据预定调度的，这在一个或多个连续时钟循环的不同循环提供先验软判决值，以避免在相同时钟循环期间向上部或下部解码器的相同处理元件提供不同先验软判决值之间的竞争，

其中，所述上部解码器和所述下部解码器每个的处理元件被配置为从存储器读取先验软判决值，以及在执行计算之后将非本征软判决值写入存储器，并且所述可配置网络电路被配置为从存储器读取所述非本征软判决值，以及将先验软判决值写入存储器，并且

由所述可配置网络根据所述预定调度对所述非本征软判决值中的一个或多个非本征软判决值的读取相对于由所述处理元件对所述一个或多个非本征软判决值的写入延迟一个或多个时钟循环，和/或由所述可配置网络根据所述预定调度对所述非本征软判决值中的一个或多个非本征软判决值的读取或者由所述处理元件对所述一个或多个非本征软判决值的写入中的至少一个被跳过。

2.如权利要求1所述的turbo解码器电路，其中，所述上部解码器或下部解码器中的处理元件的数量不是网格级的数量的整数倍。

3.如权利要求1所述的turbo解码器电路，其中，由所述处理元件处理的每个窗口内网格级的最小和最大数量之间的差在上部和下部解码器中的任一个中是一。

4.如权利要求1所述的turbo解码器电路，其中，所述窗口中的每个窗口包括由彼此相邻的处理元件处理的相同数量的网格级。

5.如权利要求1所述的turbo解码器电路，其中，所述上部和下部解码器包括相同数量的处理元件，并且所述上部解码器的每个处理元件如所述下部解码器的对应处理元件一样对包括对应网格级的窗口执行计算。

6.如权利要求1所述的turbo解码器电路，其中，所述处理元件和所述交织的处理调度根据相同数量的时钟循环是周期性的，每次迭代表示相同调度的周期。