[发明专利]成像系统有效
申请号: | 201880012266.4 | 申请日: | 2018-03-23 |
公开(公告)号: | CN110326283B | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | 麻军平;张强;曹子晟 | 申请(专利权)人: | 深圳市大疆创新科技有限公司 |
主分类号: | H04N5/225 | 分类号: | H04N5/225;H04N5/232;H04N5/765 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 艾佳 |
地址: | 518057 广东省深圳市南山区高*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 成像 系统 | ||
1.一种成像系统,其特征在于,包括本体、设于所述本体上的第一处理单元、搭载在所述本体上的云台、搭载在所述云台上的图像采集模块、信号传输线和设于所述云台上的第二处理单元、设于所述本体上的第三处理单元;
所述信号传输线一端连接所述第二处理单元,另一端连接所述第三处理单元;
所述第二处理单元对所述图像采集模块输出的多路第一信号进行编码,以输出第二信号;
所述第三处理单元通过所述信号传输线接收所述第二信号并对所述第二信号进行解码处理后,发送解码后的第二信号至所述第一处理单元;
其中,所述解码处理包括将所述第二信号恢复成所述多路第一信号。
2.根据权利要求1所述的成像系统,其特征在于,所述第二信号的数据路数小于所述第一信号的数据路数。
3.根据权利要求2所述的成像系统,其特征在于,所述信号传输线的数量与所述第二信号的数据路数相等。
4.根据权利要求1所述的成像系统,其特征在于,所述图像采集模块包括多个第一接口,所述第一接口包括时钟接口、复位接口、配置接口和图像接口;
所述第一信号至少包括所述图像采集模块所采集的图像数据。
5.根据权利要求4所述的成像系统,其特征在于,所述图像采集模块包括镜头和与所述镜头配合的图像传感器,所述配置接口包括镜头通信接口和图像传感器配置接口。
6.根据权利要求5所述的成像系统,其特征在于,所述图像传感器为CMOS图像传感器。
7.根据权利要求4所述的成像系统,其特征在于,所述第二处理单元包括多个第二接口和第三接口,所述第二接口与所述第一接口一一对应连接,各第一信号经对应的第一接口传输至对应的第二接口;
所述第三接口的数量等于所述第二信号的数据路数。
8.根据权利要求7所述的成像系统,其特征在于,所述第三处理单元包括第四接口,所述第四接口的数量与所述第三接口的数量相等;
所述信号传输线一端连接所述第三接口,另一端连接所述第四接口。
9.根据权利要求8所述的成像系统,其特征在于,所述第三接口为一个高速串行接口,所述第四接口也为一个高速串行接口,所述信号传输线包括一根。
10.根据权利要求8所述的成像系统,其特征在于,所述第三接口为两个高速串行接口,所述第四接口也为两个高速串行接口,所述信号传输线包括两根;
所述第二处理单元的两个高速串行接口与所述第三处理单元的两个高速串行接口通过两根所述信号传输线对应连接。
11.根据权利要求8所述的成像系统,其特征在于,所述第三处理单元还包括多个第五接口,所述第五接口的数量与所述第一信号的数据路数相等;
所述第一处理单元包括多个第六接口,多个所述第六接口与多个所述第五接口一一对应连接,所述第三处理单元将所述第二信号恢复成所述多路第一信号,并将恢复后的第一信号经所述第五接口发送至所述第六接口。
12.根据权利要求1所述的成像系统,其特征在于,所述第二处理单元包括FPGA或ASIC芯片。
13.根据权利要求1所述的成像系统,其特征在于,所述第三处理单元包括FPGA或ASIC芯片。
14.根据权利要求1所述的成像系统,其特征在于,还包括电滑环,所述信号传输线包括第一信号传输线和第二信号传输线;
其中,所述第一信号传输线的一端连接所述第二处理单元,另一端连接所述电滑环;
所述第二信号传输线的一端连接所述第三处理单元,另一端连接所述电滑环远离所述第一信号传输线的一端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市大疆创新科技有限公司,未经深圳市大疆创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880012266.4/1.html,转载请声明来源钻瓜专利网。