[发明专利]非二进制上下文混合压缩器/解压缩器

说明书

用于压缩器中的非二进制上下文混合的技术包括通过多个上下文模型生成关于要编码的下一个符号的值的模型预测。混合器根据模型预测生成最终预测集。算术编码器基于接收的输入符号和该最终预测集生成压缩数据。所接收的输入符号属于具有大小大于2的字母表，并且混合器根据模型预测生成特征矩阵并训练生成最终预测集合的分类器。

背景技术

本公开涉及数据处理和存储，更具体地，涉及在诸如闪存系统的数据存储系统中实现非二进制上下文混合压缩器/解压缩器。

NAND闪存是电可编程和可擦除非易失性存储器技术，其将每个存储器单元的一个或多个数据位存储为晶体管的浮栅或类似的电荷陷阱结构上的电荷。在典型的实现中，NAND闪存阵列被组织在物理存储器的块(也称为“擦除块”)中，每个块包括多个物理页面，每个物理页面又包含多个存储器单元。借助于用于访问存储器单元的字和位线的布置，闪存阵列通常可以基于页面编程，但是以块为基础擦除。

如本领域中已知的，在用新数据编程之前必须擦除NAND闪存的块。通过将高正擦除电压脉冲施加到所选块的p阱体区域并通过对要擦除的存储器单元的所有字线偏置接地来擦除NAND闪存单元块。施加擦除脉冲促进电子从偏置到地的存储器单元的浮动栅极的隧穿，以给予它们净正电荷，从而将存储器单元的电压阈值转变为擦除状态。每个擦除脉冲之后通常是擦除验证操作，其读取擦除块以确定擦除操作是否成功，例如，通过验证擦除块中少于阈值数量的存储器单元未被成功擦除。通常，擦除脉冲继续施加到擦除块，直到擦除验证操作成功或者直到已经使用预定数量的擦除脉冲(即，擦除脉冲预算耗尽)。

可以通过将正高编程电压施加到要编程的存储器单元的字线并且通过通过将中间通过电压施加到要禁止编程的相同串中的存储器单元来编程NAND闪存单元。编程电压的施加导致电子隧穿到浮动栅极上以将其状态从初始擦除状态改变为具有净负电荷的编程状态。在编程之后，通常在读取验证操作中读取编程的页面以确保编程操作成功，例如，通过验证编程的页面中少于阈值数量的存储器单元包含位错误。通常，程序和读取验证操作被应用于页面，直到读取验证操作成功或者直到已经使用预定数量的编程脉冲(即，编程脉冲预算耗尽)。

PAQ提供了一系列无损数据压缩存档器，其通过协作开发在几个测量压缩比(CR)的基准上排名第一。一般来说，各种PAQ版本实现了上下文混合算法。上下文混合与通过部分匹配(PPM)的预测有关，因为压缩器/解压缩器被分成预测器和算术编码器/解码器，但不同之处在于使用来自大量模型以不同的上下文为条件的概率估计的加权组合来计算下一符号预测。与PPM不同，PAQ中的上下文不需要是连续的。

通常，虽然在模型的细节以及预测如何被组合和后处理方面不同，但是所有PAQ版本一次预测和压缩一个比特。当确定下一位概率时，通过算术编码对下一位进行编码。在PAQ1到PAQ3中，每个预测被表示为通过加权求和组合的一对比特计数，对更长的上下文给予更大的权重。在PAQ4到PAQ6中，预测被组合(如在PAQ1到PAQ3中)，但是，调整分配给每个模型的权重以支持更准确的模型。在PAQ7和后来的PAQ版本中，每个模型输出概率(而不是一对计数)，模型概率使用神经网络混合器进行组合。

不幸的是，虽然上下文混合压缩算法几乎居所有已知的压缩基准之首，但由于实现了大量的上下文模型，神经计算的复杂性及其二进制特性，上下文混合压缩算法往往非常慢(例如，PAQ8l算法的带宽约为20kB/s)。

发明内容

所公开的技术有利地改进了上下文混合压缩/解压缩算法的实现。

用于压缩器中的非二进制上下文混合的技术包括由多个上下文模型生成关于要编码的下一个符号的值的模型预测。混合器从模型预测生成最终预测集。算术编码器基于接收的输入符号和最终预测集生成压缩数据。所接收的输入符号属于具有大小大于2的字母表，并且混合器从模型预测生成特征矩阵并训练生成最终预测集的分类器。

根据另一实施例，分类器是最大熵分类器。

根据又一实施例，使用随机梯度下降来训练分类器。