[发明专利]具有无金接触部的氮化物结构及形成这种结构的方法

说明书

本发明涉及一种具有设置于衬底上的III族‑N半导体层的半导体结构。与III族‑N半导体层接触的多层电接触结构包括与III族‑N半导体层接触的无金接触层；和电连接到无金接触层的无金导电蚀刻停止层。导电过孔穿过衬底到达蚀刻停止层。所述结构包括多个电极结构，每个电极结构提供源电极结构、漏电极结构和栅电极结构中的相应一个。源电极结构、漏电极结构和栅电极结构包括：电接触结构和电极接触部。电极接触部具有相同的无金结构并具有共面的上表面。

技术领域

本公开通常地涉及一种具有与氮化物的上表面接触的无金电接触结构的结构。

背景技术

如本领域所知，许多具有III族-氮化物半导体的单片微波集成电路(MMIC)被越来越多地用于高频和高功率应用，III族-氮化物半导体有时称为氮化物半导体，例如氮化镓基(AlGaN/GaN)高电子迁移率晶体管(HEMT)。III族-氮化物在下文中有时也称为III族-N，其包括例如二元InN、GaN、AlN，它们的三元合金如Al_xGa_1-xN(AlGaN)合金和其他氮基合金。

为了实现这些HEMT器件的潜力，有必要实现低电阻、良好的边缘敏锐度和可靠的金属到金属接触和金属到半导体欧姆接触。大多数III族-N代工金属到金属和金属到半导体低电阻欧姆接触使用金(Au)以减小薄层电阻(针对传输线路和欧姆接触)以及在为达到对于有源器件的最小金属到半导体欧姆接触电阻而必须的高温退火期间减少氧化。

也是所知的，在许多单片微波集成电路(MMIC)和其他集成电路(IC)中，对于安装芯片的接地和电信号而言，电连接到MMIC的底部，这些连接是通过导电过孔来实现的，导电过孔穿过衬底和/或在衬底的至少一部分上的或半导体外延层，到达将过孔连接到晶圆上的金属化体(有时也称为正面金属化)的电接触部。

传统上，III族-N HEMT MMIC和器件是由III-V代工厂中基于剥离工艺进行制作的。然而，最近，III族-N HEMT已经开始在Si CMOS代工环境中使用高产率硅(Si)等(silicon like)、无Au、减法工艺技术进行制作。更具体地，“剥离”工艺中的掩模具有窗口以暴露待将材料沉积的表面的选定部分。将材料沉积在掩模上，一部分材料穿过窗口到达该表面被暴露的选定部分。用溶剂将掩模和该掩模上的一部分材料(沉积材料的不需要的部分)将从该表面上剥离，同时将材料的所需的部分留在该平面被暴露的选定部分上。“减法”工艺首先在整个表面上沉积材料。然后形成掩模，用于仅覆盖沉积材料的选定部分(处理后要留下的部分)；同时沉积材料的不需要的部分被暴露。然后使刻蚀剂与掩模接触，从而除去被暴露的不需要的部分，同时掩模防止刻蚀剂除去材料的被覆盖的、所需的部分。

相对于Si CMOS代工厂而言，众所周知，III-V化合物半导体器件和电路(在传统的III-V代工厂中处理)的产量和成本长期受到较小的晶圆体积、处理过程中增长的衬底处理、普遍使用基于剥离的工艺技术来定义金属线，以及使用耗时的电子束光刻技术来进行亚500nm栅极光刻的限制。另一方面，Si CMOS代工环境的好处是较高的晶圆体积、较大的晶圆直径(200mm)、高度自动化的盒到盒晶圆制作或处理工具、减法工艺技术、先进的光学光刻集群工具和技术(能够定义亚100纳米特征)和摩尔定律范例，推动设备发展和技术节点发展。

然而，如前所述，为了利用Si代工厂基础设施和背景Si CMOS晶圆体积的优势，开发的III族-N工艺必须是无Au的。金是Si中的深能级陷阱掺杂剂。因此，不允许在Si CMOS代工厂生产线的前端或后端出现Au，因为它是严重的污染问题，可能导致灾难性的良率问题。