[发明专利]非易失性闪存存储器单元

说明书

本公开提供了一种用于在基板上制造闪存存储器设备的方法，该方法可包括：制备具有用于限定有源部分的浅沟槽隔离的基板；在所制备的基板上沉积浮栅氧化物层；在浮栅氧化物层上沉积浮栅多晶硅层；对浮栅多晶硅层进行抛光以隔离基板的有源部分上方的多个浮栅；在多个浮栅顶部上沉积氮化硅层；图案化并蚀刻氮化硅层以形成氮化硅特征部；沿氮化硅特征部的侧面沉积一组氧化物间隔物；在各个浮栅下方将源极结植入基板中；在除了各个氧化物间隔物下方之外的地方移除浮栅多晶硅层，然后移除一组氧化物间隔物；在剩余的浮栅顶部上沉积内多晶硅层；在内多晶硅层顶部上沉积第二多晶硅层；以及图案化并蚀刻第二多晶硅层以将第二多晶硅层分离成字线设备和擦除栅。

相关专利申请的交叉引用

本专利申请要求2017年2月14日提交的共同拥有的美国临时专利申请62/458,856的优先权，该专利申请据此以引用的方式并入本文以用于所有目的。

技术领域

本公开涉及半导体器件，并且本公开的教导内容可具体体现在非易失性闪存存储器单元和用于制造半导体器件的工艺。

背景技术

闪存存储器是用作计算机存储介质的电子部件，通常包括固态存储器设备。NAND型闪存存储器可以块和/或页的形式写入和读取。该NAND型闪存存储器通常用于存储卡、USB闪存驱动器和固态驱动器，以用于进行数据的一般存储和传输。NOR型闪存存储器可允许写入和读取单个机器字词和/或字节。基于NOR的闪存设备可能需要更长的擦除时间和/或写入时间，但提供允许随机访问任何存储器位置的完整地址和数据总线。基于NOR的设备可能更适合很少更新的程序代码，例如计算机BIOS或部件固件。

闪存存储器将数据存储在存储器单元阵列(包括浮栅晶体管)中。每个存储器单元可包括两个栅极—由氧化物层绝缘的控制栅和浮栅。图1示出了现有技术的闪存存储器单元1，该闪存存储器单元包括两个选择栅10、控制栅20、在控制栅20下面的源极结30、漏极结40和浮栅50。存在围绕各个部件的氧化物层。浮栅50可通过控制栅20(有时被称为擦除栅)连接到源极结30。浮栅50可通过选择栅10(有时被称为字线设备)连接到漏极结40。每个特征部的各种尺寸受到所使用的制造工艺的限制。当然，尺寸越小，可排列在相同尺寸的芯片和/或设备中的存储器单元1就越多。

发明内容

因此，减少闪存存储器单元的关键尺寸的工艺或方法可为闪存存储器设备提供改善的单元密度和/或降低的成本。根据本公开的教导内容的各种实施方案，制造工艺可利用字线设备和擦除栅之间的减小的浮动侧壁耦合比来减小占有面积和所需的工作电压。

例如，用于在基板上制造闪存存储器设备的方法可包括：制备具有用于限定和分离有源部分的浅沟槽隔离的基板；在所制备的基板上沉积浮栅氧化物层；在浮栅氧化物层上沉积浮栅多晶硅层；对浮栅多晶硅层进行抛光以隔离基板的有源部分上方的多个浮栅；在多个浮栅顶部上沉积氮化硅层；图案化并蚀刻氮化硅层以形成氮化硅特征部；沿氮化硅特征部的侧面沉积一组氧化物间隔物；在各个浮栅下方将源极结植入基板中；在除了各个氧化物间隔物下方之外的地方移除浮栅多晶硅层，然后移除该组氧化物间隔物；在剩余的浮栅顶部上沉积内多晶硅层；在内多晶硅层顶部上沉积第二多晶硅层；以及图案化并蚀刻第二多晶硅层以将第二多晶硅层分离成字线设备和擦除栅。

在一些实施方案中，图案化并蚀刻氮化硅层包括：在氮化硅层上沉积光致抗蚀剂层；图案化光致抗蚀剂层；以及蚀刻氮化硅层上被光致抗蚀剂层暴露的地方。

在一些实施方案中，各个氧化物间隔物的尺寸为约120纳米。

在一些实施方案中，剩余的浮栅的尺寸为约120纳米。

在一些实施方案中，第二多晶硅层的厚度大于相邻剩余的浮栅之间的距离的二分之一。

在一些实施方案中，相邻浮栅之间的距离为大约390纳米。

在一些实施方案中，字线设备的尺寸为大约0.18微米。