[发明专利]三维存储器件中的堆栈间插塞及其形成方法

说明书

公开了具有堆栈间插塞的3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、处于所述衬底上方的包括交错的导体层和电介质层的第一存储器堆栈、处于所述第一存储器堆栈上方的包括交错的导体层和电介质层的第二存储器堆栈、以及均竖直延伸通过所述第一或第二存储器堆栈的第一和第二沟道结构。所述第一沟道结构包括沿所述第一沟道结构的侧壁的第一存储器膜和半导体沟道以及处于所述第一沟道结构的上部部分中并且与第一半导体沟道接触的堆栈间插塞。所述堆栈间插塞的横向表面是平滑的。所述第二沟道结构包括沿所述第二沟道结构的侧壁的第二存储器膜和半导体沟道。所述第二半导体沟道与堆栈间插塞接触。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制到和来自存储器阵列的信号的外围器件。

发明内容

文中公开了具有堆栈间插塞的3D存储器件及其形成方法的实施例。

在一个示例中，一种3D存储器件包括衬底、处于衬底上方的包括第一多个交错的导体层和电介质层的第一存储器堆栈、竖直延伸通过第一存储器堆栈的第一沟道结构、处于第一存储器堆栈上方的包括第二多个交错的导体层和电介质层的第二存储器堆栈、以及竖直延伸通过所述第二存储器堆栈的第二沟道结构。第一沟道结构包括沿所述第一沟道结构的侧壁的第一存储器膜和第一半导体沟道、以及处于所述第一沟道的上部部分中并且与第一半导体沟道接触的堆栈间插塞。所述堆栈间插塞的横向表面是平滑的。第二沟道结构包括沿第二沟道结构的侧壁的第二存储器膜和第二半导体沟道。第二半导体沟道与堆栈间插塞接触。

在另一示例中，公开了一种用于形成3D存储器件的方法。在衬底上方形成包括第一多个交错的牺牲层和电介质层的第一电介质堆栈。形成竖直延伸通过所述第一电介质堆栈并且包括第一存储器膜和第一半导体沟道的第一沟道结构。堆栈间插塞形成在所述第一沟道结构的上部部分中并与所述第一半导体沟道接触，并且凹陷形成在所述堆栈间插塞的顶表面和所述第一电介质堆栈的顶表面之间。在所述凹陷中形成蚀刻停止插塞，以覆盖所述堆栈间插塞的顶表面。在所述第一电介质堆栈上方形成包括第二多个交错的牺牲层和电介质层的所述第二电介质堆栈。形成竖直延伸通过所述第二电介质堆栈并且终止于所述蚀刻停止插塞的第一开口。从所述凹陷去除所述蚀刻停止插塞，以形成包括所述第一开口和所述凹陷的沟道孔。沿所述沟道孔的所述第一开口的侧壁并且在所述沟道孔的所述凹陷中形成第二存储器膜。第二半导体沟道形成在所述第二存储器膜之上并且竖直延伸通过所述凹陷中的所述第二存储器膜的部分以接触所述堆栈间插塞。

在又一示例中，公开了一种用于形成3D存储器件中的堆栈间插塞的方法。形成竖直延伸通过衬底上方的第一多个交错的牺牲层和电介质层的下沟道结构。在所述下沟道结构的上部部分中蚀刻出带台阶的凹陷。沉积半导体层以填充所述带台阶的凹陷。在所述半导体层的上部部分中蚀刻出蚀刻停止凹陷，以形成具有平滑的横向表面的堆栈间插塞。沉积蚀刻停止层以填充所述蚀刻停止凹陷。在所述蚀刻停止层以及所述第一多个交错的牺牲层和电介质层上方交替地沉积第二多个交错的牺牲层和电介质层。穿过第二多个交错的牺牲层和电介质层蚀刻出第一开口，直到被蚀刻停止层停止为止。从所述蚀刻停止凹陷蚀刻掉所述蚀刻停止层，以暴露所述堆栈间插塞。

附图说明

被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与文字描述一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。

图1A示出了具有带突起的堆栈间插塞的示例性3D存储器件的截面图。

图1B示出了包括图1A中的堆栈间插塞的区域的放大截面图。