[发明专利]使用梳状路由结构以减少金属线装载的存储器件

权利要求书

1.一种存储器件，包括：

衬底；

形成于所述衬底上的一个或多个外围器件；

一个或多个互连层，其设置在所述一个或多个外围器件上方并且与所述一个或多个外围器件电耦合；

设置在所述一个或多个互连层之上的半导体层；

设置在所述半导体层上方的具有交替的导体和绝缘体层的堆叠层；

竖直延伸通过所述堆叠层的多个结构；

与所述多个结构中的第一组并且与所述一个或多个互连层电耦合的第一组导电线，所述第一组导电线与所述多个结构的一端竖直隔开一定距离；以及

与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线，所述第二组导电线与所述多个结构的相对端竖直隔开一定距离，其中，所述第一组导电线包括多个导电线，所述第二组导电线包括多个导电线。

2.根据权利要求1所述的存储器件，进一步包括一个或多个第二互连层，所述一个或多个第二互连层电耦合至所述第二组导电线。

3.根据权利要求2所述的存储器件，其中，所述一个或多个第二互连层包括被配置为提供与外部器件的电连接的导电焊盘。

4.根据权利要求1所述的存储器件，其中，所述多个结构包括NAND存储器串。

5.根据权利要求4所述的存储器件，其中，所述NAND串均包括包围芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。

6.根据权利要求4所述的存储器件，其中，所述多个结构中的所述第一组包括所述NAND存储器串中的第一组，并且所述多个结构中的所述第二组包括所述NAND存储器串中的第二组。

7.根据权利要求4所述的存储器件，其中，所述多个结构包括导电触点。

8.根据权利要求7所述的存储器件，其中，所述多个结构中的所述第一组仅包括所述NAND存储器串，并且所述多个结构中的所述第二组仅包括所述导电触点。

9.根据权利要求1所述的存储器件，其中，所述第一组导电线位于所述半导体层的与所述第二组导电线相对的一侧上。

10.根据权利要求1所述的存储器件，进一步包括延伸通过所述半导体层的厚度的通孔，其中，所述通孔电接触所述第一组导电线以及所述多个结构中的所述第一组。

11.一种存储器件，包括：

衬底；

设置在所述衬底的第一表面上的电介质材料；

设置在所述电介质材料上的半导体层；

设置在所述半导体层上的具有交替的导体和绝缘体层的堆叠层；

竖直延伸通过所述堆叠层的多个结构；

与所述多个结构中的第一组电耦合的第一组导电线，所述第一组导电线与所述多个结构的一端竖直隔开一定距离；以及

与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线，所述第二组导电线与所述多个结构的相对端竖直隔开一定距离；以及

形成于所述衬底的第二表面上的一个或多个外围器件，所述第二表面与所述第一表面相对，其中，所述第一组导电线包括多个导电线，所述第二组导电线包括多个导电线。

12.根据权利要求11所述的存储器件，其中，所述多个结构包括一个或多个NAND存储器串。

13.根据权利要求12所述的存储器件，其中，所述一个或多个NAND存储器串均包括包围芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。

14.根据权利要求12所述的存储器件，其中，所述多个结构中的所述第一组包括包括所述NAND存储器串中的第一组，并且所述多个结构中的所述第二组包括所述NAND存储器串中的第二组。