[发明专利]芯片封装结构及其制造方法

说明书

本发明提供一种芯片封装结构及其制造方法。该结构，包括：第一芯片、第二芯片，所述第一芯片位于所述第二芯片的衬底内，且所述第一芯片通过导电通道与所述第二芯片的互连层内的金属互连线电连接；其中，所述第一芯片的外表面与所述第二芯片的衬底之间还填充有绝缘层。从而可以隐藏第一芯片的焊盘(引脚、电极等)，提高集成芯片的安全性，增加芯片破解的难度。

技术领域

本申请涉及半导体技术领域，尤其涉及一种芯片封装结构及其制造方法。

背景技术

系统级封装(System in Package，SiP)是一种将多个独立芯片互连并封装在一起形成单独模块，以实现部分或全部系统功能的封装形式。SiP可以包含处理器，存储芯片、无源器件、传感器等多种芯片。不同芯片的相对位置，可以是垂直堆叠，也可以是水平摆放。芯片与芯片、芯片与基板之间，可以通过引线、金属凸点、硅通孔(Through Silicon Via，TSV)、转接板、重布线层(Redistribution Layer，RDL)等多种方式进行互连。

目前，大量2.5D或3D封装方法被开发出来；例如，基板晶圆上芯片封装方法(Chipon Wafer on Substrate，CoWoS)，集成扇出型封装方法(Integrated Fan-Out，InFO)等等。

但是，现有的SiP方法制作的集成芯片安全性低，容易被破解。

发明内容

本发明提供一种芯片封装结构及其制造方法，以提高集成芯片的安全性，增加芯片破解的难度。

第一方面，本发明实施例提供一种芯片封装结构，包括：

第一芯片；和

第二芯片，所述第二芯片包括衬底和互连层，所述互连层内包括金属互连线，所述第一芯片位于所述第二芯片的衬底内，且所述第一芯片通过位于所述第二芯片内的导电通道与所述第二芯片的互连层内的金属互连线电连接，所述第一芯片的外表面与所述第二芯片的所述衬底之间还填充有绝缘层。

可选地，所述导电通道与所述第一芯片垂直互连。

可选地，所述导电通道的外表面与所述衬底之间还填充有绝缘介质。

可选地，所述绝缘层的材料包括：树脂，或者掺有二氧化硅颗粒的环氧树脂。

可选地，所述第二芯片的衬底包括相对的第一表面和第二表面，所述互连层覆盖在所述第一表面，所述第二表面上设置有向所述第一表面方向延伸的凹槽。

可选地，所述凹槽的底面与所述互连层之间设置有至少1个贯穿所述衬底的导电通道安装孔；所述第一芯片位于所述凹槽内。

可选地，所述凹槽的数量为1个或1个以上，所述第一芯片的数量为1个或1个以上；所述第一芯片至少与一个所述导电通道电连接。

可选地，所述第一芯片包括焊盘，所述焊盘通过所述导电通道与所述金属互连线电连接。

可选地，所述第一芯片包括焊盘，所述焊盘与所述导电通道的连接方式包括：各向异性导电胶连接、键合、焊接中的任一种方式。

可选地，所述第二芯片进一步包括器件层，所述器件层形成于所述衬底与所述互连层之间，所述器件层包括半导体元器件，所述半导体元器件与所述金属互连线电连接。

可选地，所述第二芯片的互连层上还设置有焊盘，所述焊盘与所述互连层内的金属互连线电连接。

可选地，所述导电通道为填充了导电材料的硅通孔。

可选地，还包括：基板、塑封层，所述第一芯片和所述第二芯片通过胶水固定在所述基板上，所述基板内含有预制的金属重布线层，所述金属重布线层的一端通过金线与所述第二芯片的焊盘连接，所述金属重布线层的另一端与焊球连接；