[实用新型]一种支持多比特流下载的FPGA及其系统有效
| 申请号： | 201822270653.8 | 申请日： | 2018-12-29 |
| 公开（公告）号： | CN209086927U | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | 孙浩涛;褚惠芬;贾红;程显志;韦嶔;陈维新 | 申请（专利权）人： | 西安智多晶微电子有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F21/60;G06F8/61 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 郝梦玲 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 控制模块 封装 本实用新型 体内 比特流数据 布线空间 使用效率 电连接 封装体 灵活的 下载 配置 | ||
1.一种支持多比特流下载的FPGA，其特征在于，包括：控制模块、FPGA芯片和封装体；其中，
所述控制模块和所述FPGA芯片封装在所述封装体内；
所述控制模块电连接所述FPGA芯片，用于实现所述FPGA的多比特流下载。
2.根据权利要求1所述的支持多比特流下载的FPGA，其特征在于，所述控制模块为单片机芯片。
3.根据权利要求1所述的支持多比特流下载的FPGA，其特征在于，所述控制模块包括：模式选择单元和处理单元；其中，
所述模式选择单元电连接所述处理单元，用于选择比特流数据；
所述处理单元电连接所述FPGA芯片，用于将所述比特流数据下载至所述FPGA芯片。
4.根据权利要求3所述的支持多比特流下载的FPGA，其特征在于：
所述处理单元的第一I/O端电连接所述FPGA芯片的指示管脚，用于指示所述比特流数据下载完成；
所述处理单元的第二I/O端电连接所述FPGA芯片的状态管脚，用于指示所述比特流下载状态；
所述处理单元的第三I/O端电连接所述FPGA芯片的片选信号脚，用于指示所述FPGA芯片的配置状态；
所述处理单元的第四I/O端电连接所述FPGA芯片的编程模式管脚，用于指示所述比特流数据下载的起始状态；
所述处理单元的第五I/O端电连接所述FPGA芯片的编程时钟管脚，用于输出所述FPGA芯片的串行时钟数据；
所述处理单元的第六I/O端电连接所述FPGA芯片的编程数据管脚，用于接收所述比特流数据。
5.根据权利要求4所述的支持多比特流下载的FPGA，其特征在于，所述控制模块还包括：解密单元和秘钥单元；其中，
所述秘钥单元用于向所述解密单元提供秘钥；
所述解密单元用于通过所述秘钥对待传输的所述比特流数据进行解密处理。
6.根据权利要求5所述的支持多比特流下载的FPGA，其特征在于，所述控制模块还包括更新单元，所述更新单元用于更新所述解密单元的解密算法以及更新所述秘钥单元的所述秘钥。
7.一种支持多比特流下载的FPGA系统，其特征在于，包括：外部存储设备和如权利要求1～6任一项所述支持多比特流下载的FPGA；其中，所述外部存储设备电连接所述支持多比特流下载的FPGA，用于存储不同功能的多比特流数据。
8.根据权利要求7所述的支持多比特流下载的FPGA系统，其特征在于，所述外部存储设备包括第一存储区和第二存储区，所述第一存储区用于存储所述多比特流数据，所述第二存储区用于存储备用比特流数据。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安智多晶微电子有限公司，未经西安智多晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822270653.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种效果控制器协议转化设备
- 下一篇：一种数据库审计的部署结构
