[实用新型]深沟槽功率器件和电子设备

说明书

本公开涉及一种深沟槽功率器件，其中，所述功率器件被划分为元胞区和终端区，所述功率器件包括：衬底，衬底下方设置有漏极金属，衬底上设置有外延层，在所述外延层上设置有体区，所述体区中设置元胞区沟槽和终端区沟槽，所述元胞区沟槽和终端区沟槽从体区的表面向下延伸到外延层内。所述沟槽内填充有与源极相连的第一导电多晶硅和与栅极相连的第二导电多晶硅。在第一导电多晶硅和第二导电多晶硅之间设置有第二绝缘介质体。

技术领域

本实用新型涉及半导体领域，具体地，涉及一种深沟槽功率器件及其制造方法。

背景技术

在功率半导体器件领域，深沟槽MOSFET能够有效的提高沟道密度，降低特征导通电阻和寄生电容，因此深沟槽MOSFET已被广泛采用。目前限制深沟槽MOSFET问题是工艺复杂和控制难度高，在很小的沟槽内形成源极多晶硅和栅极多晶硅，并需要精确控制绝缘介质体厚度和栅氧层厚度，对生产设备和工艺制程都提出了非常高的要求，器件性能和参数一致性也难以保证。

实用新型内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进结构的深沟槽功率器件及其制造方法以及包括这种功率器件的电子设备。

据本公开的一个方面，本公开提供了一种深沟槽功率器件，其中，所述功率器件被划分为元胞区(01)和终端区(02)，所述元胞区(01)位于所述功率器件的中心区，所述终端区(02)位于所述元胞区(01)的外圈且环绕包围所述元胞区(01)，所述功率器件包括：衬底(2)，衬底(2)下方设置有漏极金属(1)，衬底(2)上设置有外延层(3)，在所述外延层(3)上设置有体区(11)，所述体区(11)中设置元胞区沟槽(6)和终端区沟槽(16)，所述元胞区沟槽(6)和终端区沟槽(16)从体区的表面向下延伸到外延层(3)内。所述沟槽(6)内填充有与源极相连的第一导电多晶硅(5)和与栅极相连的第二导电多晶硅(10)。所述第一导电多晶硅(5)外围有第一绝缘介质体(4)，所述第二导电多晶硅(10)外围有栅氧化层(8)，在第一导电多晶硅(5)和第二导电多晶硅(10)之间设置有第二绝缘介质体(7)。所述沟槽(16)内填充有电位悬浮的第三导电多晶硅(15)，在所述第三导电多晶硅(15)外围有第三绝缘介质体，所述第一绝缘介质体与所述第三绝缘介质体(14)的材料相同。

其中，与栅极相连的第二导电多晶硅(10)位于与源极相连的第一导电多晶硅(5)上方，且两者通过第二绝缘介质体(7)相互绝缘。

其中，第二导电多晶硅(10)所处位置的沟槽区域的中心横截面宽度大于第一导电多晶硅(5)所处的沟槽区域的中心横截面宽度。并且第二导电多晶硅(10)的中心横截面宽度大于第一导电多晶硅(5)的中心横截面宽度。

其中，所述体区(11)中还设置有源区(12)，所述体区(11)和所述源区(12)通过杂质注入形成，注入剂量范围为1×10¹²～1×10¹⁶，注入能量范围为20KeV～200Kev。

其中，体区(11)底表面水平面位于所述第二导电多晶硅(10)底表面水平面之上。

其中，在元胞区(01)内，所述体区(11)上方设置有源极金属层(13)，所述源极金属层(13)与体区(11)和源区(12)二者都导电接触。

其中，在终端区(02)内，所述第三导电多晶硅(15)从终端区沟槽(16)开口处往下延伸。

其中，所述衬底、所述外延层和所述源区均为第一导电类型；所述体区为第二导电类型。

其中，所述功率器件包括N型功率器件和P型功率器件，当所述功率器件为所述N型功率器件时，第一导电类型为N型，第二导电类型为P型；当所述功率器件为所述P型功率器件时，第一导电类型为P型，第二导电类型为N型。

据本公开的另一个方面，本公开提供了一种电子设备，包括至少部分地由如上述技术方案中的任意一项所述的深沟槽功率器件形成的集成电路。