[实用新型]基于POWER PC处理器的处理器子卡

说明书

本实用新型提出一种基于POWER PC处理器的处理器子卡，能够解决现有基于POWERPC架构的板卡结构尺寸、功耗以及重量较大的问题。该处理器子卡中，CPLD接入看门狗电路，实现主处理器复位以及相应的配置；CPLD还用于对主处理器经LPC总线传输的地址和数据进行解析；主处理器配置有PCI接口，相应通过PCI总线接至PMC规范定义的连接器X1和X2；CPLD配置有多路离散量输入输出接口，相应通过电平缓冲芯片接至连接器X4；所述连接器X4同时还作为串口接口电路、以太网接口电路、USB接口电路、CAN总线接口电路以及电源电路对外的接口。

技术领域

本实用新型涉及一种基于POWERPC架构的板卡结构。

背景技术

随着科学技术的发展，嵌入式处理器应用的越来越广泛，PowerPC体系结构是一种精简指令集计算机(Reduced Instruction Set Computer，RISC)体系结构，具有高性能和低功耗的特点，主要应用在嵌入式系统中，可以作为单板计算机，进行高性能计算和图像处理。

PowerPC家族十分庞大，在微型系统控制领域，目前比较成熟的由MPC8270，MPC8245，MPC8349构成的平台，但是基于这些处理器的平台尺寸一般相对较大。MPC5121e是一款32位PowerPC微控制器，外围接口比较丰富，但目前所见基于该款微控制器的板卡，尺寸、功耗以及重量也都比较大。

实用新型内容

为了解决现有基于POWERPC架构的板卡结构尺寸、功耗以及重量较大的问题，本实用新型提出一种新的基于POWER PC处理器的处理器子卡。

本实用新型的技术方案如下：

该基于POWER PC处理器的处理器子卡，包括主处理器及其外围电路、看门狗电路、电源电路、串口接口电路、以太网接口电路、USB接口电路和CAN总线接口电路；其中：

主处理器为MPC5121e系列的32位PowerPC微控制器，并配置有可扩展的DDR2；

主处理器的外围电路包括时钟模块、BOOT FLASH、USER FLASH、NVRAM和CPLD；时钟模块为主处理器和CPLD提供同步时钟信号；BOOT FLASH、USER FLASH和NVRAM分别一端与CPLD连接，另一端与主处理器的LPC总线连接；CPLD接入看门狗电路，实现主处理器复位以及相应的配置；CPLD还用于对主处理器经LPC总线传输的地址和数据进行解析；

串口接口电路、以太网接口电路、USB接口电路、CAN总线接口电路分别与主处理器的相应通信接口连接；

所述主处理器配置有PCI接口，相应通过PCI总线接至PMC规范定义的连接器X1和X2；

所述CPLD配置有多路离散量输入输出接口，相应通过电平缓冲芯片接至连接器X4；所述连接器X4同时还作为串口接口电路、以太网接口电路、USB接口电路、CAN总线接口电路以及电源电路对外的接口。

基于以上方案，本实用新型还进一步作了如下优化：

所述CPLD采用ALTERA公司的EPM1270。

所述串口接口电路提供两路RS232接口和两路RS422接口。

所述以太网接口电路使用主处理器自带的以太网接口，PHY层协议芯片选用KSZ8041NLI。

所述USB接口电路使用主处理器自带的USB接口，外加功率开关芯片MIC2536-2BM及ESD保护芯片IP4220CZ6。

所述CAN总线接口电路基于主处理器自带的CAN接口，增加隔离CAN接口芯片ADM3053以实现CAN接口的隔离。