[实用新型]一种基于钛氧化物忆阻器的基本逻辑门电路

说明书

本实用新型公开了一种基于钛氧化物忆阻器的基本逻辑门电路，解决了忆阻器在施加偏置下的读状态下的信号会改变忆阻器阻抗状态的问题。本实用新型所述忆阻器包括有可变电阻、电压源VCVS、电感器L_mem、电感器内阻R_series和电流源CCCS，所述电压源VCVS连接于可变电阻的两端，所述电感器L_mem和电感器内阻R_series串联且与所述电压源VCVS并联，所述可变电阻包括第一电介质层、第二电介质层和金属电极，所述第一电介质层与第二电介质层串联，所述金属电极连接于串联的第一电介质层和第二电介质层的两端，所述电压源连接于所述金属电极的两端。

技术领域

本实用新型涉及微电子器件技术领域，具体涉及一种基于钛氧化物忆阻器的基本逻辑门电路。

背景技术

当前，以晶体管为主体器件构建的逻辑电路得到了广泛应用。在过去的几十年，采用 CMOS工艺的超大规模集成电路制造行业一直专注于晶体管尺寸的缩小，通过缩小晶体管尺寸实现芯片性能的提升。然而，尺寸愈小，器件的故障率也愈高，当半导体工艺特征尺寸缩小至22nm时，器件中的载流子会因为“短沟道效应”而严重的影响晶体管的功能。忆阻器具有克服上述问题的特质，由于忆阻器在外加偏置切断的情况下可以记忆其阻抗状态，因此，忆阻器完成一次完整的逻辑运算应包含两个步骤，其中之一是施加偏置下的写状态，另一个是切断偏置下的读状态。但是在忆阻器在读状态下的信号会改变忆阻器阻抗状态，为了不改变忆阻器的阻抗状态，因此，需要一种电压比较单元来传递忆阻器阻抗状态。

实用新型内容

本实用新型所要解决的技术问题是：忆阻器在施加偏置下的读状态下的信号会改变忆阻器阻抗状态的问题，本实用新型提供了解决上述问题的一种基于钛氧化物忆阻器的基本逻辑门电路。

本实用新型通过下述技术方案实现：

一种基于钛氧化物忆阻器，所述忆阻器包括有可变电阻、电压源VCVS、电感器L_mem、电感器内阻R_series和电流源CCCS，所述电压源VCVS连接于可变电阻的两端，所述电感器 L_mem和电感器内阻R_series串联且与所述电压源VCVS并联，所述可变电阻包括第一电介质层、第二电介质层和金属电极，所述第一电介质层与第二电介质层串联，所述金属电极连接于串联的第一电介质层和第二电介质层的两端，所述电压源连接于所述金属电极的两端。

本实用新型的原理为：所述忆阻器包括有可变电阻、电压源VCVS、电感器L_mem、电感器内阻R_series和电流源CCCS组成，其中电压源VCVS受控于端点可变电阻之间的电压，电流源CCCS的电流值由电感器电流值i_Lmem及电流源CCCS两端电压值V_mem(t)所决定，采用 PSPICE10.5的仿真软件对构建的忆阻器模型进行仿真验证，经过仿真结果表明，所构建的忆阻器模型与可变电阻模型一致，可以准确描述忆阻器理论特性，其中可变电阻是由第一电介质层、第二电介质层和金属电极组成，第二电介质层等同于可变电阻R_undoped，第一电介质层等同于可变电阻R_doped，金属铂电极等同于阻抗为0的理想电极，第一电介质层和第二电介质串联组成忆阻器阻抗R_M。本实用新型的设计具有结构简单，体积小，功耗低，解决了元器件越小，故障了越高的问题，且本设计结构稳定，还可用于实现逻辑门电路的功能既能够丰富电路的形式。

进一步地，所述电感器L_mem的电感值为1H，所述电感器L_mem的电压值与电感器的电流值为关于时间t的微分。由于对于任意电感器而言，其电感值L，磁通量及电流i满足关系式：因此当电感值为1H时，对等式(1)两端同时关于时间t进行微分得到 (2)，V(t)即为电感器L_mem的电压。