[实用新型]一种基于FPGA的通用闪存测试系统有效
| 申请号： | 201822087549.5 | 申请日： | 2018-12-11 |
| 公开（公告）号： | CN209168746U | 公开（公告）日： | 2019-07-26 |
| 发明（设计）人： | 唐文天;裴敬;邓标华;孟杨;魏海波 | 申请（专利权）人： | 武汉精鸿电子技术有限公司 |
| 主分类号： | G11C29/26 | 分类号： | G11C29/26;G11C29/56 |
| 代理公司： | 武汉东喻专利代理事务所(普通合伙) 42224 | 代理人： | 李佑宏 |
| 地址： | 430070 湖北省武汉市洪*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 通用闪存 测试单元 本实用新型 测试系统 主控器 测试 测试设备 测试效率 封装 芯片 驱动 管理 | ||
1.一种基于FPGA的通用闪存测试系统，包括UFS主控器、UniPro、M-PHY和FPGA，其特征在于，所述UFS主控器、UniPro和M-PHY顺次相连接，共同形成一个通用闪存测试单元并设置在FPGA中，所述M-PHY与待测通用闪存对应连接，从而实现利用FPGA对待测通用闪存进行性能测试。
2.根据权利要求1所述的一种基于FPGA的通用闪存测试系统，其中，所述通用闪存测试单元中包括两个M-PHY，每个M-PHY对应与一个待测通用闪存相连接。
3.根据权利要求1或2中所述的一种基于FPGA的通用闪存测试系统，其中，所述M-PHY外部电路上设置有物理开关，FPGA根据链路状态控制物理开关实现开启或者关闭，以完成待测通用闪存的测试。
4.根据权利要求1或2所述的一种基于FPGA的通用闪存测试系统，其中，每个FPGA中设置有1～4个通用闪存测试单元。
5.根据权利要求1或2所述的一种基于FPGA的通用闪存测试系统，其中，每个FPGA中设置有2个通用闪存测试单元。
6.根据权利要求1或2所述的一种基于FPGA的通用闪存测试系统，其中，所述M-PHY与待测通用闪存之间通过老化接口板连接器相连接。
7.根据权利要求1或2所述的一种基于FPGA的通用闪存测试系统，其中，FPGA的核心板和所述待测通用闪存采用正反安装的方式集成布置，以便对多个待测通用闪存进行集中测试。
8.根据权利要求7所述的一种基于FPGA的通用闪存测试系统，其中，FPGA核心板按照阵列形式顺次排布，每个FPGA核心板上设置有至少一个通用闪存测试单元，用于对对应设置的待测通用闪存进行测试。
9.根据权利要求1或2所述的一种基于FPGA的通用闪存测试系统，其中，所述M-PHY中设置有多种层协议，用于实现不同数据层之间的信息传递。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉精鸿电子技术有限公司，未经武汉精鸿电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822087549.5/1.html，转载请声明来源钻瓜专利网。
