[实用新型]一种基于高速数据采集的时频分析装置

说明书

一种基于高速数据采集的时频分析装置，属于信号处理领域，尤其涉及一种时频分析装置。本实用新型解决了现有数据采集装置运行时间长、采样灵活性差和数据传输速度慢的问题。本实用新型的网络引脚接口电路设置在上位机与微处理器之间，微处理器的信号输入输出端连接FPGA主控电路的数据输出输入端；FPGA主控电路的触发信号输入端连接触发电路的触发信号输出端；触发电路的外部触发信号输入端接收外部的触发信号，模拟信号预处理电路用于接收采集的模拟信号，模拟信号预处理电路的信号输出端同时连接触发电路的内部触发信号输入端和单端转差分电路的信号输入端，单端转差分电路输出信号经高速转换器转换后输入至FPGA主控电路。

技术领域

本发明属于信号处理领域，尤其涉及一种时频分析装置。

背景技术

随着现代工业技术的飞速发展和科学力量的空前进步，在故障检测、航空航天、电子测量、科学研究等各个领域当中，数字信号处理技术应用得越来越广泛，时频分析作为一种新兴的信号处理方法，近年来受到越来越多的重视，已经成为现代信号处理研究的热点。数据采集作为模拟世界与数字世界连接的桥梁，可以将抽象的模拟量数字化，是进行信号处理至关重要的基础和前提。例如在原子钟频率测量、电力系统频率测量、雷达系统等各方面都已经发挥着不可估量的作用。随着微电子技术的迅猛发展，导致电磁信号环境越来越复杂，待测信号的频率越来越高，对数据采集系统的采集速度、兼容性、抗干扰能力等方面提出了更高的要求。

目前，大多数数据采集系统采用单一微处理器和A/D转换器形式为主，将采集数据存储到外部SRAM中，由RS232或者USB接口将数据传给计算机。这样的方式有很大的局限性：由于微处理器的时钟频率有限，其本身的指令是顺序执行，系统软件工作的时间在整个采样过程中占有较大比例，不能满足高采样率和数据快速读取的目标；采集装置的采样率固定，不能针对现实情况灵活选择采样率进行多数据点采集，采集装置的灵活性较差；在与上位机通信方面，不仅传输速度慢而且不利于实现远距离自动化控制及多台采集装置组网扩展。

发明内容

本实用新型的目的是为了解决现有数据采集装置运行时间长、采样灵活性差和数据传输速度慢的问题，提出了一种基于高速数据采集的时频分析装置。

本实用新型所述的基于高速数据采集的时频分析装置，包括网络接口电路2、微处理器3、SRAM存储电路4、触发电路5、FPGA主控电路6、模拟信号预处理电路7、单端转差分电路8和高速A/D转换器9；

采集的模拟信号输入至模拟信号预处理电路7，模拟信号预处理电路7将输入的模拟信号分为两路信号，模拟信号预处理电路7的一路信号输出端连接触发电路5的内触发信号输入端，触发电路5的外部触发信号输入端用于输入外部触发信号，触发电路5的触发信号输出端连接FPGA主控电路6的触发信号输入端；

模拟信号预处理电路7的另一路信号输出端连接单端转差分电路8的信号输入端，单端转差分电路8的差分信号输出端连接高速A/D转换器9的模拟信号输入端，高速A/D 转换器9的数字信号输出端连接FPGA主控电路6的采集数据信号输入端；

FPGA主控电路6将采集的数据存储至SRAM存储电路4；

FPGA主控电路6与微处理器3进行数据传输，上位机1和微处理器3通过网络接口电路2进行数据传输，进而实现FPGA主控电路6将采集的数据发送至上位机1。

进一步地，网络接口电路2包括网口芯片U21、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电容C21、电容C22、电容C23、电容C24、晶振Y21和网口控制芯片U22；

网口芯片U21采用型号为HR911105A芯片实现，网口控制芯片U22采用型号为DM9000C的芯片实现；

网口芯片U21的1号引脚、2号引脚、3号引脚、4号引脚、5号引脚和6号引脚