[实用新型]一种低功耗的数据传输电路及显示装置

说明书

本实用新型提出了一种低功耗的数据传输电路及其显示装置，所述数据传输电路包括时钟分组模块、时钟处理模块以及寄存器模块，通过使能时钟信号，在时钟分组模块对时钟信号进行分组，在时钟分组模块对时钟信号进行分组，并在所述时钟处理模块使分组后的时钟信号依次导通，降低了时钟翻转消耗的功耗。同时，在分组后的时钟信号的控制下，通过寄存器模块将串行进入的数据转换成并行的数据传输到下一级，从而实现显示装置低功耗的数据传输。

技术领域

本实用新型涉及显示领域，尤其是涉及一种低功耗的数据传输电路及显示装置。

背景技术

随着数字系统的不断发展，对数据的高效传输及低功耗传输的要求越来越高。在微显示系统中，往往需要对大量的数据同时进行处理，这时时钟系统的设计就显得尤为重要了。好的时钟系统可以将接收到的数据高效地传输到所需的电路上，同时功耗能达到很低。

发明内容

为解决上述问题，本实用新型提出了一种新型的时钟分组电路及显示装置。

本实用新型的主要内容包括：

一种低功耗的数据传输电路，包括时钟分组模块、时钟处理模块以及寄存模块，其中，

所述时钟分组模块，具有一个时钟信号输入接口、n个使能时钟信号输入接口以及n个分组时钟信号输出接口；所述时钟信号输入接口接收外部的时钟控制信号，所述使能时钟信号输入接口接收时钟使能信号，且当其中一个时钟使能信号为高电平时，其他时钟使能信号为低电平；

所述时钟处理模块，具有一个时钟开始信号输入接口、n个分组时钟信号输入接口、N个移位寄存器以及N个控制时钟输出接口；所述n个分组时钟信号输入接口与所述n个分组时钟信号输出接口连接；n个分组时钟信号输入接口与N个移位寄存器的时钟信号输入端为一对多的连接；所述N个移位寄存器的依次串接，且第一个所述移位寄存器的数据输入端与所述时钟开始信号输入接口连接；所述N个移位寄存器的输出与所述N个控制时钟输出接口连接；其中，n<N；

所述寄存器模块，具有N个控制时钟输入接口、一个串行数据输入接口、一个使能信号输入接口以及一个并行数据输出接口；所述N个控制时钟输入接口与所述N个控制时钟输出接口连接，所述串行数据输入接口与外部的数据通道连接。

优选的，所述时钟分组模块包括n个与门电路，单个所述与门电路的两个输入分别与所述时钟信号输入接口以及一个使能时钟信号输入接口连接。

优选的，所述寄存模块包括缓冲锁存单元和数据输出单元；所述缓冲锁存单元具有N个缓存数据输出接口以及N个寄存器，所述N个寄存器的时钟输入端与N个控制时钟输入接口连接；所述N个寄存器的数据输入端与所述串行数据输入接口连接；所述N个寄存器的数据输出端口与所述缓存数据输出接口连接，所述缓存数据输出接口与数据输出单元连接。

优选的，所述数据输出单元具有N个锁存器以及N个缓存数据输入接口，所述N个锁存器的使能信号输入端与所述使能信号输入接口连接；所述N个锁存器的数据输入端与N个缓存数据输入接口连接，所述N个缓存数据输入接口与所述缓存数据输出接口连接；所述N个锁存器的输出端与所述并行数据输出接口连接。

本实用新型还提出了一种显示装置，包括行驱动电路、列驱动电路以及像素显示单元和数据输入模块，其中，所述像素显示单元包括以阵列方式排布的M×N个像素单元电路，所述行驱动电路以及所述列驱动电路与所述像素单元电路连接；所述数据输入模块包括M个数据通道，所述M个数据通道与所述列驱动电路连接；所述列驱动电路采用如权利要求1至4任一所述的低功耗的数据传输电路，将串行输入的数据转换成并行数据后传输至所述像素显示单元。

优选的，所述列驱动电路采用的所述低功耗的数据传输电路包括一个所述时钟分组模块、M个所述时钟处理模块以及M个寄存器模块；所述时钟分组模块分别与M个所述时钟处理模块连接；所述M个寄存器模块与M个所述数据通道对应连接。