[实用新型]一种接口总线装置有效
| 申请号： | 201822032845.5 | 申请日： | 2018-12-04 |
| 公开（公告）号： | CN208922242U | 公开（公告）日： | 2019-05-31 |
| 发明（设计）人： | 张洪柳;郭勇 | 申请（专利权）人： | 青岛方寸微电子科技有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20;G06F13/42 |
| 代理公司： | 济南圣达知识产权代理有限公司 37221 | 代理人： | 董雪 |
| 地址： | 266111 山东省青岛市高新区*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 接口总线 传输 命令传输通道 数据传输线 通信信号线 单独配置 高速数据 机制实现 接口信号 可扩展性 命令通信 通路控制 通讯效率 有效减少 状态信号 兼容性 总线 短包 流控 | ||
1.一种接口总线装置，用于是实现FPGA和集成芯片之间的数据传输，通过配置总线连接到集成芯片，其特征是：包括配置寄存器、接口逻辑模块、分别设置在数据和命令传输通道上的FIFO缓存器和数据信号传输线；所述数据信号线用于传输命令、数据和状态；所述配置寄存器用于存储并执行上位机传输的配置文件实现数据传输的配置和状态的查询；所述接口逻辑模块作为连接接口，数据信号传输线通过接口逻辑模块分别连接配置寄存器和FIFO缓存器。
2.如权利要求1所述的一种接口总线装置，其特征是：所述数据信号传输线包括FIFO选择信号线、FIFO满信号线、FIFO空信号线和数据包结束命令信号线，分别用于传输当前数据传输所选择的FIFO缓存器信号、当前FIFO缓存器的状态是满还是空信号以及传输数据结束命令。
3.如权利要求1所述的一种接口总线装置，其特征是：所述数据和命令传输通道上的FIFO缓存器包括写命令通道FIFO、写数据通道FIFO、读命令通道FIFO和读数据通道FIFO，分别用于缓存写命令、写数据、读命令和读数据。
4.如权利要求1所述的一种接口总线装置，其特征是：所述配置寄存器包括相互连接的寄存器和DFF触发器。
5.如权利要求1所述的一种接口总线装置，其特征是：所述每个FIFO缓存器包括相互连接的双端口SRAM、读计数器、写计数器和跨时钟域同步电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于青岛方寸微电子科技有限公司，未经青岛方寸微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822032845.5/1.html，转载请声明来源钻瓜专利网。
