[实用新型]具有平坦化结构的化合物半导体器件

说明书

本实用新型提供一种具有平坦化结构的化合物半导体器件，平坦化结构包括叠设在于化合物半导体器件上的多个第一介电层与多个第二介电层，其中，通过设定平坦化工艺器中，研磨组件对于第一介电层与第二介电层的蚀刻选择比，借此，形成表面粗糙度在5‑20nm范围之间的平坦化结构。

技术领域

本实用新型提供一种具有平坦化结构的化合物半导体器件，特别是具有多层钝化层当作为平坦化结构的化合物半导体器件。

背景技术

现今的化合物半导体器件，特别是使用氮化镓所构成的化合物半导体器件,还无法将平坦化的制程工艺实现在其中,因此封装体的表面都是不平整的结构。请参考图1。图1揭示传统封装体的结构。传统的封装体1是将已经完成的、包括第一栅极91的化合物半导体器件9上，披上第一介电层后，通过固化，并且再次加温使传统封装体表面平滑，最后使用图案化制程，在对应于化合物半导体器件的第一源极92与第一漏极93的第一介电层10中，形成传统导通孔102后，完成传统封装体的工艺。

传统封装体会有两个主要的问题：其一是后续形成在传统导通孔中的金属连线无法做太多层，因为越多层的金属连线，高低落差越来越差，因此越容易造成倒线，严重限制了集成电路设计的弹性，导致可设计性大大减低。其二，因为化合物半导体器件9的第一栅极91、第一源极92与第一漏极93 三个相对于衬底底面的高度不同，而第一介电层具有保形(conformal)的特性，会连带造成整个传统封装体不平整，也就是传统封装体顶面101在第一平面上并非多个直线线段，让传统封装体所构成的整片晶圆上，容易有地方会发生倒线或断线的情形，造成量产时良率差。使得每一种新的集成电路设计，导入量产都会有很大的挑战。

实用新型内容

因此，为了改善现有技术所提及的缺失，本实用新型的目的是提供一种电介质芯片叠层，用于平坦化工艺器，其特征在于，包括化合物半导体器件，以及叠设在于化合物半导体器件上的多个第一介电层与多个第二介电层，其中，设定平坦化工艺器中，研磨元件对于第一介电层与第一介电层的蚀刻选择比，借此，使进行平坦化工艺后的电介质芯片叠层的表面在第一平面上的投影形状是一条直线。

优选的，化合物半导体器件是由氮化镓、砷化镓，或是氮化铝镓所构成的化合物半导体器件。

优选的，化合物半导体器件是高电子迁移率场效应晶体管，或是金属氧化物半导体场效应晶体管。

优选的，第一介电层与所述第二介电层的材质係选自于硅的氮化物、硅的氧化物、硅的氮氧化物、硅的碳化物、硅的氮碳化物，以及其组合所构成。

优选的，第一介电层的厚度是100-500nm，第二介电层的厚度是 20-200nm。

优选的，化合物半导体器件的表面粗糙度的范围5-20nm。

优选的，研磨元件对于第一介电层与所述第二介电层的在第一时间的蚀刻选择比是3至50；在第二时间的蚀刻选择比是1至3。

使用本实用新型所提供的电介质芯片叠层进行常规的平坦化工艺时，可以让化合物半导体器件在形成钝化层时，导入平坦化工艺，并且通过第一介电层”吸收”化合物半导体器件表面的不平均的位移，让研磨后的电介质芯片叠层表面平坦，让后续形成金属接触的金属化制程方便，并使芯片最后的打线封装制程因表面平坦而可以大量生产，增进制程效率与产量，有效提升集成电路设计的弹性以及利于导入量产。

附图说明

图1是传统技术表示传统封装体在第一平面上的投影视图；

图2是根据本实用新型所提供的技术，表示是电介质芯片叠层在第一平面上的示意图；

图3是根据本实用新型技术的一个具体实施方式，表示电介质芯片叠层形成的过程中，步骤1的示意图；

图4是根据本实用新型技术的一个具体实施方式，表示电介质芯片叠层形成的过程中，步骤2的示意图；