[实用新型]基于FPGA芯片的通用I/O测试装置有效
| 申请号： | 201821917851.2 | 申请日： | 2018-11-20 |
| 公开（公告）号： | CN209247916U | 公开（公告）日： | 2019-08-13 |
| 发明（设计）人： | 吴彬;王永超;张兴堂;夏朋浩;张吉远;孙成宽;王文俊 | 申请（专利权）人： | 中国船舶重工集团公司第七一六研究所 |
| 主分类号： | G01R31/00 | 分类号： | G01R31/00 |
| 代理公司： | 南京理工大学专利中心 32203 | 代理人： | 陈鹏 |
| 地址： | 222000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电平转换电路 拨码开关 公头 本实用新型 测试装置 电平控制信号 对外通信接口 测试 测试效率 电平转换 通用 多通道 脉宽 | ||
1.一种基于FPGA芯片的通用I/O测试装置，其特征在于，包括FPGA芯片、拨码开关、电平转换电路和DB15公头；
所述拨码开关、电平转换电路与FPGA芯片连接，DB15公头与电平转换电路连接；拨码开关用于选择FPGA芯片I/O信号的频率和脉宽，并产生电平控制信号，电平转换电路实现电平转换，DB15公头为对外通信接口。
2.根据权利要求1所述的基于FPGA芯片的通用I/O测试装置，其特征在于，电平转换电路实现3.3V、5V、12V和24V电平选择。
3.根据权利要求2所述的基于FPGA芯片的通用I/O测试装置，其特征在于，电平转换电路包括光耦、次级电路和继电器，I/O信号通过光耦传输至次级电路，电平控制信号通过继电器选择3.3V、5V、12V或24V接入次级电路的集电极端。
4.根据权利要求1、2或3所述的基于FPGA芯片的通用I/O测试装置，其特征在于，所述FPGA芯片为EP2C35F672I8。
5.根据权利要求1、2或3所述的基于FPGA芯片的通用I/O测试装置，其特征在于，外部33MHz的频率在FPGA内分成500Hz、1KHz、2KHz、4KHz、8KHz、1MHz，占空比30％、50％和70％可选，通过拨码开关控制频率的占空比、频率值的输出。
6.根据权利要求1所述的基于FPGA芯片的通用I/O测试装置，其特征在于，DB15公头与待测试设备I/O调试线缆DB15母头遵循相同的信号定义。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七一六研究所，未经中国船舶重工集团公司第七一六研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821917851.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种定位器的老化测试装置及系统
- 下一篇：一种工件端子检测装置
