[实用新型]片内终结电阻精度调整电路及存储器

说明书

本公开涉及一种片内终结电阻精度调整电路及存储器，本公开实施例提供的片内终结电阻精度调整电路主要包括：上拉单元、下拉单元和控制单元；其中，所述上拉单元包括第一电阻调节电路、第一固定电阻以及第一电阻选择电路，所述下拉单元包括第二电阻调节电路、第二固定电阻以及第二电阻选择电路，所述控制单元用于向所述上拉单元和所述下拉单元发送控制信号。在本公开示例性实施方式提供的片内终结电阻精度调整电路中，通过控制第一电阻选择电路和第二电阻选择电路的选通状态，可以优化对片内终结电阻精度调整电路电阻值的可控调节，尤其是可以提高阻值调节的线性度和准确度，进而提高片内终结电阻的阻值匹配效果。

技术领域

本公开涉及集成电路技术领域，具体涉及一种片内终结电阻精度调整电路及存储器。

背景技术

随着半导体工艺的快速发展，信号的上升时间越来越短，导致信号的完整性问题日益突出，在高速信号的传播过程中，为了更好的提高数据线的信号完整性，DDR2可以根据自己的特点内建合适的终结电阻以保证传输信号的完整性，但在DDR3和DDR4设计中，单独增加了片内终结(On Die Termination，简称ODT)电阻，即用ODT电阻对传输线进行阻抗匹配的方式，减小了信号在传输过程中的能量损耗和反射，从而保证了接收端接收到的信号的正确性和完整性。

ODT电阻的精确度是提升信号正确性和完整性的重要参数，由于受到芯片生产、测试以及封装技术的影响，ODT电阻的实际阻值往往存在一定误差。而且由于误差以及调节精度等方面的原因，相关技术中ODT电阻的调节线性度较差，因此无法准确获得要求的标准设计阻值，与传输线电阻的匹配度也较差。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种片内终结电阻精度调整电路及存储器，进而至少在一定程度上克服由于相关技术的限制而导致的ODT电阻存在误差、调节线性度差等技术问题。

根据本公开的一个方面，提供一种片内终结电阻精度调整电路，其特殊之处在于，包括：上拉单元、下拉单元和控制单元；

其中，所述上拉单元包括：

第一电阻调节电路，所述第一电阻调节电路的第一端与数据节点相连，所述第一电阻调节电路的第二端与第一电压端相连；

第一固定电阻，所述第一固定电阻的第一端与所述数据节点相连；

第一电阻选择电路，所述第一电阻选择电路的第一端与所述第一固定电阻的第二端相连，所述第一电阻选择电路的第二端与所述第一电压端相连；

所述下拉单元包括：

第二电阻调节电路，所述第二电阻调节电路的第一端与所述数据节点相连，所述第二电阻调节电路的第二端与第二电压端相连；

第二固定电阻，所述第二固定电阻的第一端与所述数据节点相连；

第二电阻选择电路，所述第二电阻选择电路的第一端与所述第二固定电阻的第二端相连，所述第二电阻选择电路的第二端与所述第二电压端相连；

所述控制单元用于向所述上拉单元和所述下拉单元发送控制信号。

在本公开的一种示例性实施方式中，所述第一电阻选择电路包括多个第一可选电路，所述第一可选电路的第一端与所述第一固定电阻的第二端相连，所述第一可选电路的第二端与所述第一电压端相连；

所述第二电阻选择电路包括多个第二可选电路，所述第二可选电路的第一端与所述第二固定电阻的第二端相连，所述第二可选电路的第二端与所述第二电压端相连。

在本公开的一种示例性实施方式中，所述第一可选电路包括：