[实用新型]硅穿孔互连结构

说明书

本实用新型涉及半导体技术领域，提出一种硅穿孔互连结构，可以包括多层基体和连接导线；多层基体的各层基体上均设置有多个硅穿孔，且各层基体依次错位堆叠设置使硅穿孔部分连通；连接导线设于硅穿孔内，以连通多层基体上的对应电路。本实用新型利用基体的错位设置，使得各层基体上的硅穿孔错位连接来达到硅穿孔(TSV)跳线的需求，可以不使用RDL制成；该硅穿孔互连结构良率较好，可以降低生产耗时和生产成本。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种硅穿孔互连结构。

背景技术

在节省宝贵的布局空间或是增加内联机的效率时，经常会使用到硅穿孔(TSVThrough Silicon Vias)。硅穿孔是一种垂直导电通孔，其可以完全贯穿硅材料所制成的基板或晶圆。

现有技术中的硅穿孔位移是靠金属线绕线而成，一般使用RDL(Re-DistributionLayer重布线层)达成。

但是其制造程序过于复杂、制成耗时太久、成本太高、良率低。

因此，有必要研究一种新的硅穿孔互连结构。

所述背景技术部分实用新型的上述信息仅用于加强对本实用新型的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本实用新型的目的在于克服上述现有技术的制成耗时太久、成本太高、良率低的不足，提供一种良性较好、可以降低生产耗时和生产成本的硅穿孔互连结构。

本实用新型的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本实用新型的实践而习得。

根据本公开的一个方面，一种硅穿孔互连结构，包括：

多层基体，各层所述基体上均设置有多个硅穿孔，且各层所述基体依次错位堆叠设置使所述硅穿孔部分连通；

连接导线，设于所述硅穿孔内，以连通多层所述基体上的对应电路。

在本公开的一种示例性实施例中，所述基体为晶圆、芯片中的一种。

在本公开的一种示例性实施例中，所述硅穿孔互连结构还包括：

错位对准标记，设于各层所述基体上。

在本公开的一种示例性实施例中，所述错位对准标记设置为两个。

在本公开的一种示例性实施例中，两个所述错位对准标记之间的间距与相邻两层所述基体的错位距离相同。

在本公开的一种示例性实施例中，所述错位距离大于等于10μm且小于等于60μm。

在本公开的一种示例性实施例中，所述硅穿孔互连结构还包括：

衬底基体，其上设置有多个连接导体，所述衬底基体与多层所述基体错位设置使所述连接导体与所述连接导线对应连通。

在本公开的一种示例性实施例中，所述衬底基体为晶圆或芯片。

在本公开的一种示例性实施例中，所述硅穿孔互连结构还包括：

载片，设于所述衬底基体的远离所述基体的一面。

由上述技术方案可知，本实用新型具备以下优点和积极效果中的至少之一：