[实用新型]一种优化沟槽的肖特基结势垒二极管

说明书

本实用新型公开了一种优化沟槽的肖特基结势垒二极管，包括SiC基体以及SiC基体上表面的沟槽P型离子注入掺杂区，所述SiC基体的上表面除所述沟槽P型离子注入掺杂区所在位置以外，其它部分覆盖有第一SiO₂薄膜层和第二SiO₂薄膜层；所述第二SiO₂薄膜层位于所述第一SiO₂薄膜层之上，并且所述第二SiO₂薄膜层的面积小于所述第一SiO₂薄膜层的面积，使得所述第二SiO₂薄膜层和所述第一SiO₂薄膜层形成台阶。本实用新型的肖特基结势垒二极管的SiO₂薄膜层由形成台阶的上下两层形成，该结构可以平滑电场，使电场分布更均匀，避免电压击穿，造成产品失效。

技术领域

本实用新型涉及半导体器件领域，尤其是涉及一种优化沟槽的肖特基结势垒二极管。

背景技术

传统的沟槽JBS(JBS即结势垒肖特基二极管)的Pgrid(P型离子注入掺杂区)的形成需要一层光罩。从成本角度，每多一层光罩，沟槽JBS就会增加一定加工成本；从加工周期角度，每多一层光罩，就会增加7天左右的加工时间。且现有的该种加工方法所得到的沟槽JBS电场分布不够均匀，容易被击穿，影响产品的使用寿命。

以上背景技术内容的公开仅用于辅助理解本实用新型的实用新型构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日前已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

实用新型内容

本实用新型为克服现有技术的不足，提出一种优化沟槽的肖特基结势垒二极管，通过对SiO₂薄膜层的改善来优化产品的性能。

一种优化沟槽的肖特基结势垒二极管，包括SiC基体以及SiC基体上表面的沟槽P型离子注入掺杂区，所述SiC基体的上表面除所述沟槽P型离子注入掺杂区所在位置以外，其它部分覆盖有第一SiO₂薄膜层和第二SiO₂薄膜层；其中，所述第二SiO₂薄膜层位于所述第一SiO₂薄膜层之上，并且所述第二SiO₂薄膜层的面积小于所述第一SiO₂薄膜层的面积，使得所述第二SiO₂薄膜层和所述第一SiO₂薄膜层形成台阶。

优选地，在所述SiC基体的上表面边缘，所述第二SiO₂薄膜层和所述第一SiO₂薄膜层齐平；在靠近所述沟槽P型离子注入掺杂区的边缘之处，所述第二SiO₂薄膜层与所述第一SiO₂薄膜层形成所述台阶。

本实用新型提供的上述优化沟槽的肖特基结势垒二极管，其SiO₂薄膜层由形成台阶的上下两层形成，该结构可以平滑电场，使电场分布更均匀，避免电压击穿，造成产品失效。

附图说明

图1是采用本实用新型具体实施例的方法制作得到的一种肖特基结势垒二极管的截面图。

具体实施方式

下面结合附图和具体的实施方式对本实用新型作进一步说明。