[实用新型]一种改进了分压环顶角的VDMOS

说明书

本实用新型涉及微电子技术领域，尤其是一种改进了分压环顶角的VDMOS；它包括四个顶角区域、四个直道区域和一个主结，至少一个顶角区域中其各个分压环的半径与主结的半径相等或者至少一个分压环的半径大于主结的半径且小于主结半径的倍；优化VDMOS顶角分压环设计，改善原顶角的球面PN结提升产品耐压；不增加芯片长跟宽，不增加芯片成本；实施简单，无特殊新增工步要求，跟传统工艺制程兼容。

技术领域

本实用新型涉及微电子技术领域，尤其是一种改进了分压环顶角的VDMOS。

背景技术

VDMOS是80年代以来发展迅猛的一种半导体功率器件，其在高压大电流领域的贡献非常大。VDMOS的设计主要分两个部分，一个是元胞区域，一个是边缘分压环区域。元胞区域主要是电流通路，在VDMOS的漏极加高压时，元胞区域的PN结耗尽区近似为平行平面结，耐压比较高，若边缘不做任何处理，那么边缘就是柱面结，由PN结耐压理论可得，柱面结耐压会明显低于平行平面结，所以需要在芯片外圈做分压环的设计，尽可能消除柱面结的影响，使得VDMOS能够承受更高的电压。

VDMOS的整体外形通常为正方形或长方形，那么外圈的分压环就会分两个部分，一部分是四边的直道区域，另一部分是四个顶角的区域。传统分压环的顶角区域设计均为第一个环即主结的同心圆，使得顶角区域的环尺寸跟环间距保持跟直道区域一致，但是由PN结耐压理论可得，顶角区域实际为球面结，若尺寸设计跟直道的一致，注定会成为耐压最薄弱的地方。

发明内容

针对现有技术的不足，本实用新型提供一种改进的VDMOS分压环顶角。本实用新型通过对分压环顶角区域的优化设计，将传统的主结同心圆设计改为主结同半径设计，这样在保证主结的耐压的同时，提升顶角区域的分压环尺寸跟分压环间距，弱化球面结的影响，提升产品耐压跟可靠性。

本实用新型的技术方案为：

一种改进了分压环顶角的VDMOS，它包括四个顶角区域、四个直道区域和一个主结，其特征在于：至少一个顶角区域中其各个分压环的半径与主结的半径相等或者至少一个分压环的半径大于主结的半径且小于主结半径的倍。

其中一个实施例中，所述四个顶角区域的分压环的半径与主结的半径相等。

其中一个实施例中，所述四个顶角区域中的三个的分压环的半径与主结的半径相等。

其中一个实施例中，所述四个顶角区域中的二个的分压环的半径与主结的半径相等。

其中一个实施例中，所述四个顶角区域中的一个的分压环的半径与主结的半径相等。

其中一个实施例中，所述四个顶角区域中的其中一个分压环的半径大于主结的半径且小于主结半径的倍。

本实用新型的有益效果为：优化VDMOS顶角分压环设计，改善原顶角的球面PN结提升产品耐压；不增加芯片长跟宽，不增加芯片成本；实施简单，无特殊新增工步要求，跟传统工艺制程兼容。

附图说明

图1为本实用新型实施例1的其中一个分压环顶角结构示意图；

图2为现有技术的其中一个分压环顶角结构示意图；

图3为现有技术的分压环顶角与实施例1的分压环顶角的截面图；

图4-7为现有技术分压环的制作流程。

图中，1、顶角区域；2、直道区域；3、主结；4、分压环。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步说明：

实施例1