[实用新型]一种万兆以太网采集与预处理设备

权利要求书

1.一种万兆以太网采集与预处理设备，其特征在于：所述设备包括SFP+光网络接口模块、FPGA模块、PCIe模块、DDR3缓存模块、PROM配置模块、时钟模块和电源模块；

所述SFP+光网络接口模块由四路SFP+光连接器并列排放组成，并与FPGA内部的GTH相连，SFP+光连接器采用MOLEX公司的SFP74441-0001，SFP+屏蔽罩采用MOLEX公司的74754-0101；

所述FPGA模块采用Xilinx公司的XC6VHX255T系列高性能FPGA；

所述的PCIe模块采用PCIe Gen2 x8标准金手指连接器，为FPGA与上位机提供数据通信功能；

所述的DDR3缓存模块总容量为4GB，由两个缓存区组成，每个缓存区包含4片DDR3存储颗粒，并采用fly-by拓扑结构与FPGA的IO Bank相连，每片DDR3颗粒读写位宽为8bit，每个存储区读写位宽为32bit，DDR3颗粒采用Micron公司的MT41J512M8RH-187E，单片容量为512MB；

所述PROM配置模块支持并行配置的Master BPI方式，采用16位的数据宽度，提供高速的配置文件加载，采用容量为128Mb的Xilinx专用的Platform Flash XL存储器，型号为XCF128XFTG64C。

2.根据权利要求1所述的一种万兆以太网采集与预处理设备，其特征在于，所述电源模块采用直接从PCIe金手指取12V电压的方案，无需额外的电源连接线路，12V电压经过三组DC/DC电源模块和两组LDO电源模块后，得到1.5V、1V、2.5V、3.3V和1.8V的电压，分别提供给DDR3缓存模块、FPGA内核、FPGA的I/O、SFP+光网络接口模块和PROM配置模块使用，提供给DDR3缓存模块的1.5V电压还需经过两组内存终端稳压器后得到0.75V电压，再提供给两组DDR3颗粒，提供给SFP+光网络接口模块的3.3V电压再经过两组瞬态响应线性电压调节器后得到1V和1.2V电压，并提供给FPGA内部GTH模块使用，采用的DC/DC芯片为Linear公司的LTM4627，采用的LDO芯片为Linear公司的LTI764，采用的内存终端稳压器为TI公司的TPS51200，采用的瞬态响应线性调电压节器为Linear公司的LT3070。

3.根据权利要求1所述的一种万兆以太网采集与预处理设备，其特征在于，所述时钟模块由差分晶振提供的156.25MHz差分时钟和来自PCIe金手指接口的100MHz差分时钟组成，由差分晶振产生的156.25MHz差分时钟经过时钟分路器分成两路156.25MHz差分信号，一路作为FPGA的主时钟源，另一路156.25MHz时钟提供给FPGA内部的GTH模块，由PCIe金手指接口提供的100MHz时钟信号也经过时钟分路器分成两路，其中一路直接提供给FPGA，另一路送入专用的PCIe时钟合成/抖动衰减器，产生满足PCIe要求的250MHz时钟信号，随后也将该信号送入FPGA，采用的时钟分路器为IDT公司的ICS854104AGLFT，采用的时钟合成/抖动衰减器为IDT公司的ICS874001AGI。