[实用新型]供电时序控制电路

说明书

公开了一种供电时序控制电路，输入端通过供电单元经由输出端连接多路负载提供供电，时序控制单元用于控制多路负载的至少一路负载的电源时序，包括：第一比较器，一端经由第一分压网络连接输出端，一端经由稳压网络连接输入端；第二比较器，一端经由第二分压网络连接第一比较器输出端，另一端分别连接第一开关管的第一通路端和输出端；时序控制芯片，连接于第二比较器的输出端和多路负载的至少一路负载之间，第一开关管的控制端连接输入端，第二通路端通过第一电阻接地。本申请的供电时序控制电路通过时序控制单元，使得供电单元完全上电后以及掉电时上述电路向负载提供稳定可靠的时序控制，且使得供电时序控制电路的上电电压范围变大。

技术领域

本实用新型涉及电源供电技术领域，特别涉及一种供电时序控制电路。

背景技术

目前用于测试4K显示装置的测试装置一般采用高性能的可编程逻辑门阵列，每个内部功能区域单独供电，因此对电源的上电时序及电源纹波要求极高，电源设计不当将导致测试装置永久性损坏。

图1示出了现有技术的一种供电时序控制电路，供电时序控制电路100包括输入端Vin、输出端Vout、主供电单元110、时序控制单元120，以及多路负载130。主供电单元110包括与输入端Vin正向连接的二极管D1、二极管D2、连接于两二极管之间的DC/DC转换器以及电容C1和电容C2，两电容的正极连接并连接于二极管D2阴极与输出端Vout之间，负极连接并接地。时序控制单元包括比较器U1以及时序控制芯片，比较器U1的正向输入端经由串联的电阻R2、电阻R1连接输入单Vin，电阻R3一端连接电阻R2与电阻R1之间，另一端接地，反向输入端连接电阻R4与电阻R5的分压节点，电阻R4一端连接输出端Vout，电阻R5一端接地，正向电源端接输出端，反向电源端接地，比较器U1的输出端连接时序控制芯片。输出端Vout与多路负载的供电端连接，时序控制芯片与每一路负载连接，负载例如为FPGA(可编程逻辑门阵列)。该电路100的DC/DC转换器工作，比较器上电后对负载上电，时序控制芯片使能实现对各路负载的电源时序控制。经检测，如图2示出供电时序控制电路100在外部电压为5V的环境下的上电波形，L1为输出端电压波形，L2为时序控制芯片的电压波形，由于容性负载影响，供电单元120上电时间较长，导致负载供电不稳定时时序控制芯片已经工作，无法对多路负载的电源时序有效控制，并且某几路负载的涌浪电流较大，导致时序控制对其无法正常控制。以及该电路断电时，时序控制芯片不能及时断电，并且该电路的使用电压范围窄，12V的外部电压输出该电路时电路不工作。

因此，向高性能的测试装置提供一个稳定可靠的上电时序显得尤为重要。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种供电时序控制电路，以向负载提供稳定可靠的时序控制。

根据本实用新型的一方面，提供一种供电时序控制电路，包括输入端、输出端、供电单元，输入端接收外部电压通过处理经由输出端连接多路负载提供供电，还包括：时序控制单元，用于控制多路所述负载的至少一路所述负载的电源时序，包括：第一比较器，一端经由第一分压网络连接所述输出端，另一端经由稳压网络连接所述输入端；第二比较器，一端经由第二分压网络连接所述第一比较器输出端，另一端分别连接第一开关管的第一通路端和所述输出端；以及时序控制芯片，连接于所述第二比较器的输出端和多路所述负载的至少一路负载之间，其中，所述第一开关管的控制端连接所述输入端，所述第一开关管的第二通路端通过第一电阻接地。

优选地，还包括第三分压网络，所述输入端经由所述第三分压网络连接所述第一开关管，所述第三分压网络的分压节点连接所述第一开关管的控制端。

优选地，所述第一比较器的一端为正向输入端，所述正向输入端连接所述第一分压网络的分压节点，所述第一比较器的另一端为反向输入端，所述反向输入端连接所述稳压网络的输出端，所述第一比较器的正向电源端连接所述输出端，所述第一比较器的反向电源端接地。