[实用新型]一种低功耗电磁阀调节电路

权利要求书

1.一种低功耗电磁阀调节电路，其特征在于：包括降压电路、复位电路、分频电路、与门电路和控制电路，所述降压电路分别为所述复位电路、所述分频电路和所述与门电路供电，所述复位电路与所述与门电路相连，所述复位电路为所述与门电路提供反向信号，所述分频电路与所述与门电路相连，所述分频电路为所述与门电路提供频率信号，所述与门电路与所述控制电路相连，所述与门电路将所述反向信号和所述频率信号与逻辑后发生的信号发送至所述控制电路，

所述降压电路包括输入端子J1、电阻R2、电阻R3、电容C1、电容C8和稳压器U3，24V直流电压由所述输入端子J1接入，所述输入端子J1的正端连接所述电阻R2的一端，所述电阻R2的另一端连接所述电阻R3的一端，所述电阻R3的另一端分别连接所述电容C8的一端和所述稳压器U3的VIN引脚，所述稳压器U3的VOUT引脚输出5V直流电压，所述电容C1的一端连接所述稳压器U3的VUOT引脚，所述电容C8的另一端、所述电容C1的另一端、所述稳压器U3的GND引脚和所述输入端子J1的负端均接地，

所述复位电路包括电阻R1，电容C2、电容C3，复位芯片U2和非门芯片U1，所述复位芯片U2的RESETB引脚分别连接所述电阻R1的一端和所述非门芯片U3的A引脚，所述复位芯片U2的WD引脚和VSS引脚均接地，所述复位芯片U2的VIN引脚和EN/ENB引脚均接+5V，所述电阻R1的另一端分别接+5V和所述电容C2的一端，所述电容C2的另一端接地，所述非门芯片U1的VCC引脚分别接+5V和连接所述电容C3的一端，所述电容C3的另一端接地，所述非门芯片U1的Y引脚输出WATCHDOG1信号至所述与门电路，所述非门芯片U1的GND引脚接地，

所述与门电路包括电容C17和与门芯片U12，所述门芯片U12的A引脚接收所述非门芯片U1的Y引脚输出的WATCHDOG1信号，所述门芯片U12的GIND引脚接地，所述门芯片U12的VCC引脚分别接所述+5V和连接所述电容C17的一端，所述电容C17的另一端接地，所述门芯片U12的Y引脚输出SIGNAL1信号至所述控制电路，

所述控制电路包括输出端子J2、电阻R7、NMOS管U11、快恢复二极管D2和稳压管D1，所述NMOS管U11的G引脚分别接所述电阻R7的一端、所述稳压管D1的负端和所述门芯片U12的Y引脚输出的SIGNAL1信号，所述NMOS管U11的S引脚、所述电阻R7的另一端和所述稳压管D1的正端均接地，所述NMOS管U11的D引脚分别接所述输出端子J2的负端和所述快恢复二极管D2的正端，所述快恢复二极管D2的负端和所述输出端子J2的正端均接+24V，

所述分频电路包括电容C4、电容C5、电容C6、电容C7、晶振Y1、非门芯片U4和分频芯片U5，所述晶振Y1的VDD引脚分别接+5V和连接所述电容C4的一端，所述电容C4的另一端接地，所述晶振Y1的OUT引脚分别接所述电容C7的一端和连接所述非门芯片U4的A引脚，所述电容C7的另一端和所述晶振Y1的GND引脚接地，所述非门芯片U4的VCC引脚分别接所述+5V和所述电容C5的一端，所述电容C5的另一端接地，所述非门芯片U4的GND引脚接地，所述非门芯片U4的Y引脚连接所述分频芯片U5的1CLK引脚，所述分频芯片U5的1S引脚、2S引脚、1R引脚、2R引脚均接+5V，所述分频芯片U5的2CLK引脚接地，所述电容C6的一端接+5V，所述电容C6的另一端接地，所述分频芯片U5的1Q引脚输出FREQUENCY1信号至所述门芯片U12的B引脚。

2.根据权利要求1所述的一种低功耗电磁阀调节电路，其特征在于：所述稳压器U3的型号为L7805芯片。

3.根据权利要求1所述的一种低功耗电磁阀调节电路，其特征在于：所述非门芯片U1的型号为SN74AHC1G04芯片，所述复位芯片U2的型号为XC6122C629MR-G芯片。

4.根据权利要求1所述的一种低功耗电磁阀调节电路，其特征在于：所述门芯片U12的型号为NC7S32M5芯片。

5.根据权利要求1所述的一种低功耗电磁阀调节电路，其特征在于：所述NMOS管U11的型号为IRLR3636TRPBF芯片。

6.根据权利要求1所述的一种低功耗电磁阀调节电路，其特征在于：所述非门芯片U4的型号为SN74AHC1G04芯片，所述分频芯片U5的型号为SN74HC74DR芯片。