[实用新型]用于0V电池充电的逻辑控制电路

权利要求书

1.一种用于0V电池充电的逻辑控制电路，其特征在于，所述逻辑控制电路包括：耐压保护模块、充电控制电位锁定和电位平移模块；

所述耐压保护模块的输入端为充放电检测信号输入端CS，输出端为CS1，电阻R6串接于所述充放电检测信号输入端CS与耐压保护模块输出端CS1之间；当充放电检测信号输入端CS的电压为正时，耐压保护模块输出端CS1的电压与充放电检测信号输入端CS的电压相同；当充放电检测信号输入端CS的电压为负时，耐压保护模块输出端CS1的电压相对于充放电检测信号输入端CS的电压具有δV的正压差；δV的大小与耐压保护模块输出端CS1的电压具有函数关系；

所述充电控制电位锁定和电位平移模块包括:充电控制电位锁定模块和电位平移模块；所述充电控制电位锁定和电位平移模块的输入端为充放电检测信号输入端CS、耐压保护模块输出端CS1和电池保护电路内部充电控制信号的倒相信号COUTB，输出端为电池保护电路中的充电控制用晶体管的栅极控制端子OC；

其中，所述充电控制电位锁定模块包括第一PMOS晶体管P8、第二PMOS晶体管P9、第一NMOS晶体管N7和电阻R4；其中，第一PMOS晶体管P8和第一NMOS晶体管N7的栅极均与电源负输入端子VSS连接，电阻R4串联连接于第一PMOS晶体管P8和第一NMOS晶体管的漏极之间；第一NMOS晶体管的源极与耐压保护模块输出端CS1相连；第一PMOS晶体管P8和第二PMOS晶体管P9的源极均与电源正输入端子VDD连接，第一PMOS晶体管P8的漏极与第二PMOS晶体管P9的栅极相连接；第二PMOS晶体管P9的漏极与栅极控制端子OC相接；在电源负输入端子VSS的电压与耐压保护模块输出端CS1的电压之间的压差大于设定阈值时，所述栅极控制端子OC的电压等于电源正输入端子VDD的电压；

所述电位平移模块包括第三PMOS晶体管P10和电阻R5；其中，第三PMOS晶体管P10的栅极接所述信号COUTB，源极与电源正输入端子VDD连接，第三PMOS晶体管P10的漏极与所述栅极控制端子OC相接，电阻R5串接在充放电检测信号输入端CS与所述栅极控制端子OC之间，对栅极控制端子OC的电位进行提升，将高/低电平为VDD/0V的输入信号转变成高/低电平为VDD/CS1的输出信号，用以控制所述充电控制用晶体管的导通和关断。

2.根据权利要求1所述的逻辑控制电路，其特征在于，所述耐压保护模块具体包括：第二NMOS晶体管N8、第三NMOS晶体管N9、第四PMOS晶体管P11、第五PMOS晶体管P12、第六PMOS晶体管P13、三极管T1和所述电阻R6；

第六PMOS晶体管P13、第二NMOS晶体管N8和三极管T1串联连接于电源正输入端子VDD与电源负输入端子VSS之间；其中，第六PMOS晶体管P13的栅极接电流源偏置信号，由电池保护电路中的电流偏置模块给出，用以确定第六PMOS晶体管P13所在支路的电流大小，第六PMOS晶体管P13的源极与电源正输入端子VDD连接，漏极接第二NMOS晶体管N8的栅极与漏极，三极管T1的发射极与第二NMOS晶体管N8的源极连接，基极和集电极接电源负输入端子VSS；

第三NMOS晶体管N9、第四PMOS晶体管P11和第五PMOS晶体管P12串联连接于电源正输入端子VDD与耐压保护模块输出端CS1之间；其中，第三NMOS晶体管N9的栅极与第六PMOS晶体管P13的漏极相接，第四PMOS晶体管P11的源极接第三NMOS晶体管N9的源极，第四PMOS晶体管P11的栅极和漏极接第五PMOS晶体管P12的源极，第五PMOS晶体管P12的栅极和漏极与耐压保护模块输出端CS1相连。

3.根据权利要求2所述的逻辑控制电路，其特征在于，所述三极管T1为PNP管或NPN管；

当为PNP管时，发射极与第二NMOS晶体管N8的源极连接，基极和集电极接电源负输入端子VSS；

当为NPN管时，基极和集电极连接第二NMOS晶体管N8的源极，发射极接电源负输入端子VSS。