[实用新型]模拟BBU基带信号发生器和采集器有效
| 申请号： | 201821635923.4 | 申请日： | 2018-10-09 |
| 公开（公告）号： | CN208862847U | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 唐东升;王冉 | 申请（专利权）人： | 武汉正维电子技术有限公司 |
| 主分类号： | H04B17/00 | 分类号： | H04B17/00 |
| 代理公司： | 湖北武汉永嘉专利代理有限公司 42102 | 代理人： | 许美红 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 通用总线 同步电路 基带信号发生器 双口RAM模块 数字累加器 模块连接 采集器 串口 射频拉远单元 本实用新型 外触发信号 同步信号 光口 网口 外部 | ||
1.一种模拟BBU基带信号发生器和采集器，其特征在于,包含CPRI模块、第1双口RAM模块、第2双口RAM模块、数字累加器、 CPU最小系统、TRIGGER IN接头、TRIGGER OUT接头和同步电路；
所述CPU最小系统，包括集成CPU、 DDR存储器、网口和串口；
所述CPRI模块，通过光口与外部的射频拉远单元RRU连接；所述CPRI模块还通过CPU通用总线与所述集成CPU连接；
所述第1双口RAM模块，与所述CPRI模块连接，并与所述集成CPU连接，还通过所述数字累加器和所述CPU通用总线连接；
所述第2双口RAM模块，与所述CPRI模块连接，并与所述集成CPU连接，还通过所述数字累加器和所述CPU通用总线连接；
所述TRIGGER IN接头，与所述同步电路连接，将板外触发信号接入；
所述TRIGGER OUT接头，与所述同步电路连接，将同步信号引出；
所述同步电路，与各个模块均连接。
2.根据权利要求1所述的模拟BBU基带信号发生器和采集器，其特征在于, 该模拟BBU基带信号发生器和采集器还包括时钟单元，与各个模块均连接。
3.根据权利要求1所述的模拟BBU基带信号发生器和采集器，其特征在于, 该模拟BBU基带信号发生器和采集器通过所述网口和所述串口与外部计算机连接。
4.根据权利要求1所述的模拟BBU基带信号发生器和采集器，其特征在于,所述CPU最小系统还包括闪存。
5.根据权利要求1所述的模拟BBU基带信号发生器和采集器，其特征在于,该CPU内含DMA控制器，所述第1双口RAM模块和所述第2双口RAM模块均与该DMA控制器连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉正维电子技术有限公司，未经武汉正维电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821635923.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种误码测试和模拟卫星转发器的设备测试仪
- 下一篇：一种数字舞台传输系统
