[实用新型]基于硅通孔堆叠的三维存储器结构

说明书

公开了一种基于硅通孔堆叠的三维存储器结构，包括：CMOS电路包括第一硅衬底以及位于第一硅衬底上的第一绝缘层，第一绝缘层中具有多个第一外部焊盘；存储单元阵列包括第二硅衬底以及位于第二硅衬底上的第二绝缘层，第二绝缘层中具有多个第二外部焊盘；CMOS电路还包括贯穿第一绝缘层和第一硅衬底的硅通孔，与第一外部焊盘电连接；第一硅衬底与第二绝缘层彼此接触，硅通孔与第二外部焊盘键合，从而实现CMOS电路和存储单元阵列之间的电连接。本实用新型实施例在CMOS电路上形成硅通孔，硅通孔的第一端与CMOS电路上的第一外部焊盘连接，第二端与存储单元阵列的第二外部焊盘键合以实现两者之间的电连接，以提高存储密度，减少布线密度。

技术领域

本实用新型涉及存储器技术领域，特别涉及基于硅通孔堆叠的三维存储器结构。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，三维存储器结构)。三维存储器结构包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在NAND结构的三维存储器结构中，一种是先形成CMOS电路，然后在CMOS电路之上形成存储单元阵列。由于存储单元阵列的工艺中有许多高温工艺，对CMOS器件的电性和可靠性存在很大影响，而且工艺周期也较长。

另一种是采用半导体衬底形成CMOS电路，采用叠层结构形成存储单元阵列，该叠层结构包括选择晶体管和存储晶体管的栅极导体，然后将CMOS电路键合到存储单元阵列上方。在该三维存储器结构中，贯穿阵列接触(Through Array Contact)占据有较大的芯片面积，使得核心区域的面积变小，从而降低了存储密度；另外，采用大量金属布线提供CMOS 电路与存储单元阵列之间的电连接，布线密度的增加将会影响三维存储器结构的良率和可靠性。

期望进一步改进三维存储器结构的结构，以提高三维存储器结构的存储密度。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种基于硅通孔堆叠的三维存储器结构，其中，在CMOS电路上形成硅通孔，所述硅通孔的第一端与CMOS电路上的第一外部焊盘连接，第二端与存储单元阵列的第二外部焊盘键合以实现CMOS电路和所述存储单元阵列之间的电连接，以提高存储密度，减少布线密度。

根据本实用新型的一方面，提供一种基于硅通孔堆叠的三维存储器结构，包括：CMOS电路，包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一外部焊盘；存储单元阵列，包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二外部焊盘；其中，所述CMOS电路还包括贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一外部焊盘电连接，第二端在所述第一硅衬底的底部暴露；所述CMOS电路的第一硅衬底与所述存储单元阵列的第二绝缘层彼此接触，所述硅通孔与所述第二外部焊盘耦合，从而实现所述CMOS电路和所述存储单元阵列之间的电连接。

优选地，所述CMOS电路包括第一布线层，所述存储单元阵列包括第二布线层，所述第一布线层和所述第二布线层横向延伸。

优选地，所述硅通孔通过第一布线层与所述第一外部焊盘电连接。

优选地，所述CMOS电路包括多个第一导电通道，用于提供所述多个第一外部焊盘彼此之间的电连接；所述存储单元阵列包括多个第二导电通道，用于提供所述多个第二外部焊盘彼此之间的电连接。

优选地，所述硅通孔包括金属层以及胶层和/或阻挡层。