[实用新型]输出级电路、驱动装置以及显示装置

说明书

本实用新型实施例公开了一种输出级电路，其特征在于，包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，所述第一输入模块用于根据所述输入信号提供所述负载电容的第一充放电路径，所述第二输入模块用于根据控制信号提供所述负载电容的第二充放电路径，所述第一输入模块和所述第二输入模块用于对所述负载电容进行充放电以得到输出信号。在提高电路的驱动能力的同时，减小输入模块中晶体管的尺寸。本实用新型实施例同时公开了一种驱动装置以及显示装置。

技术领域

本申请涉及电子电路领域，更具体地，涉及一种输出级电路、驱动装置以及显示装置。

背景技术

输出缓冲器(output buffer)常用于各式电子装置中，用来隔离信号输入端和输出端，以避免信号输入端受负载影响，并增强信号驱动负载的能力。如图1所示，现有的液晶显示装置中，包括级联的多个源极驱动芯片。所述多个源极驱动芯片之间通过同步信号DIO进行数据同步，例如，当源极驱动芯片120-1接收数据完成之后，向源极驱动芯片120-2 提供同步信号DIO1，源极驱动芯片120-2根据同步信号DIO1开始接收数据，以此类推。当所有的源极驱动芯片接收数据完成之后，每个源极驱动芯片依次向显示面板11提供对应的灰阶电压。

图2示出现有技术源极驱动芯片之间实现数据同步的示意性框图，

图2示出了源极驱动芯片120-1和源极驱动芯片120-2，当源极驱动芯片 120-1接收数据完成之后，向源极驱动芯片120-2提供同步信号DIO1。具体地，源极驱动芯片120-1的输出缓冲器121根据输入信号Vin对负载电容C_L进行充电以得到同步信号DIO1，同步信号DIO1通过源极驱动芯片120-2的输入缓冲器122最终得到同步信号DIO1_IN，源极驱动信号120-2根据同步信号DIO1_IN开始接收数据信号。

图3示出现有技术的输出缓冲器的输出级电路，现有的输出缓冲器都包括输入级电路和输出级电路。如图3所示，现有的输出级电路1212 包括晶体管M1和晶体管M2，晶体管M1为PMOS管(positive channel Metal Oxide Semiconductor，P型金属氧化物半导体)，晶体管M2为 NMOS管(Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)。输入信号Vin用于导通晶体管M1，从而经由导通的晶体管M1，形成自电源电压VDD至负载电容C_L的充电路径，对负载电容 C_L进行充电以得到同步信号DIO。

现有技术的输出缓冲器的输出级电路具有以下问题：现有技术的输出级电路采用单个晶体管对负载电容进行充电以得到同步信号，由于对芯片的应用条件未知，因此对负载电容大小和工作频率未知，所以造成在电路设计时会存在过度设计。例如为了提高电路的驱动能力，需要增大晶体管的面积，这样会增大晶体管的工作时瞬间所产生的峰值电流，在电路工作时会导致电源电压压降增大，电源电压压降过大会造成源极驱动芯片的工作电压不足，影响源极驱动芯片的工作性能。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种输出级电路、驱动装置以及显示装置，在提高电路的驱动能力的同时，减小输入模块中晶体管的尺寸。

根据本实用新型的一方面提供一种输出级电路，其特征在于，包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，所述第一输入模块用于根据所述输入信号提供所述负载电容的第一充放电路径，所述第二输入模块用于根据控制信号提供所述负载电容的第二充放电路径，所述第一输入模块和所述第二输入模块用于对所述负载电容进行充放电以得到输出信号。述第二输入模块用于对所述负载电容进行充放电以得到所述输出信号。