[实用新型]浅沟槽隔离结构和半导体器件

说明书

本实用新型提供一种浅沟槽隔离结构和半导体器件，可以在半导体衬底以上的介电材料层的侧壁上形成绝缘侧墙，由此来消除浅沟槽隔离结构的边沟现象，避免造成元件漏电等问题，改善器件的可靠性，适用于集成电路存储器等半导体器件产品的制造。

技术领域

本实用新型涉及集成电路制造技术领域，尤其涉及一种浅沟槽隔离结构和半导体器件。

背景技术

随着半导体元件特征尺寸的不断缩小，元件之间的隔离区域随之也要进行相应的缩小且变得相当重要，以防止相邻的元件发生短路的现象。浅沟槽隔离 (Shallow TrenchIsolation，STI)技术已成为目前的半导体器件制造中的主流隔离技术，请参考图1，STI技术具体是以氮化硅(未图示)为保护层，通过光刻与蚀刻在半导体衬底100中刻出浅沟槽，再填入氧化硅(例如是高浓度等离子体二氧化硅HDP oxide)102作为介电物质，以形成STI结构11，用于实现集成电路中相邻元器件之间电学隔离。但是由于后续制程中存在一些对氧化硅的湿法刻蚀工艺，例如对半导体衬底100表面上的垫氧化层101进行湿法刻蚀，因湿法刻蚀各向同性的特点，STI结构11靠近有源区(Active Area，AA)的边角会受到这些湿法刻蚀工艺的刻蚀，而产生边沟(divot)103，该边沟103会造成形成的元件漏电，甚至造成集成电路失效。

因此，需要一种新的浅沟槽隔离结构和具有该浅沟槽隔离结构的半导体器件，能够消除STI结构的divot现象，避免造成元件漏电等问题，改善器件的可靠性。

实用新型内容

本实用新型的目的在于提供一种浅沟槽隔离结构和半导体器件，能够消除浅沟槽隔离结构的边沟，避免造成元件漏电等问题，改善器件的可靠性。

为了实现上述目的，本实用新型提供一种浅沟槽隔离结构，包括：

介电材料层，填充于半导体衬底的沟槽中，且所述介电材料层的顶表面高于半导体衬底的顶表面以形成凸出侧壁；以及，

绝缘侧墙，形成于所述介电材料层的所述凸出侧壁上。

可选地，所述绝缘侧墙的厚度为5nm～35nm。

可选地，所述沟槽在所述半导体衬底中的深度为300nm～600nm。

可选地，所述沟槽沿倾斜的第一方向延伸，所述第一方向与从左至右的水平方向之间的夹角为5°～85°。

本实用新型还提供一种半导体器件，包括：

半导体衬底，具有沟槽；以及，

本实用新型所述的浅沟槽隔离结构，所述浅沟槽隔离结构形成于所述沟槽中，且所述浅沟槽隔离结构的顶表面高于所述半导体衬底的顶表面。

可选地，所述半导体器件为存储器，所述半导体衬底上定义有一核心区和一外围区，所述核心区和所述外围区之间利用一所述浅沟槽隔离结构相互隔离，所述半导体衬底的所述核心区中还具有多个所述浅沟槽隔离结构，所述半导体衬底的所述外围区中还具有所述浅沟槽隔离结构，且所述核心区的浅沟槽隔离结构的顶部宽度小于所述外围区的浅沟槽隔离结构的顶部宽度，所述核心区的浅沟槽隔离结构对应的沟槽深度小于所述外围区的浅沟槽隔离结构对应的沟槽深度。

可选地，所述核心区中的所有的浅沟槽隔离结构在所述核心区的半导体衬底中界定出多个按照阵列排布的有源区，所述半导体器件还包括：形成于各个所述有源区上的存储单元，所有的所述存储单元形成存储阵列于所述核心区中；以及，形成于所述外围区中的外围电路，所述外围电路与所述存储阵列中的相应的所述存储单元电连接。

与现有技术相比，本实用新型的浅沟槽隔离结构和半导体器件，具有以下有益效果：

1、通过在半导体衬底以上的介电材料层的凸出侧壁上形成绝缘侧墙，来消除浅沟槽隔离结构的边沟现象，避免造成元件漏电等问题，改善器件的可靠性。