[实用新型]一种SAR ADC电容阵列的共模电压校正电路

权利要求书

1.一种SAR ADC电容阵列的共模电压校正电路，其特征在于：包括差分电容阵列、共模电压校正电路（3）、比较器（4）及SAR控制逻辑电路（5），所述差分电容阵列的上极板接比较器（4）的输入端，所述SAR控制逻辑电路（5）输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路（3）的输入端，所述共模电压校正电路（3）的输出端接比较器（4）的输入端。

2.根据权利要求1所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述差分电容阵列包括P端电容阵列（1）和N端电容阵列（2）。

3.根据权利要求2所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述P端电容阵列（1）包括相互并联的电容C_1P、C_2P、C_3P……C_(n-1)P，且电容C_1P、C_2P、C_3P……C_(n-1)P的上极板连接比较器（4）的正输入端VP，所述比较器（4）的正输入端VP通过开关K_P接采样输入端V_IP，电容C_1P、C_2P、C_3P……C_(n-1)P的下极板分别接SAR控制逻辑电路（5）输出的控制信号KP₁、KP₂、KP₃……KP_(n-1)；所述N端电容阵列（2）包括相互并联的电容C_1N、C_2N、C_3N……C_(n-1)N，且电容C_1N、C_2N、C_3N……C_(n-1)N的上极板连接比较器（4）的负输入端VN，所述比较器（4）的负输入端VN通过开关K_N接采样输入端V_IN，电容C_1N、C_2N、C_3N……C_(n-1)N的下极板分别接SAR控制逻辑电路（5）输出的控制信号KN₁、KN₂、KN₃……KN_(n-1)。

4.根据权利要求3所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述P端电容阵列（1）和N端电容阵列（2）由二进制电容阵列构成，所述电容C_iP=C_iN=2C_(i+1)P=2C_(i+1)N，C_(n-2)P=C_(n-2)N=C_(n-1)P=C_(n-1)N=C，i=1~n-2，n大于等于4；其中n为SAR ADC电容阵列的位数，C为电容的最小单位。