[实用新型]集成电路存储器

说明书

本实用新型涉及集成电路领域，提供了一种集成电路存储器，包括衬底以及形成于所述衬底上且与多个所述第二源/漏区一一对应连接的多个存储节点接触，所述衬底具有多个隔离区以及由所述隔离区界定出的多个有源区，每个所述有源区具有至少一个第一源/漏区和至少一个第二源/漏区；每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的外延接触和导电材料层，所述多个存储节点接触之间相互隔离。所述外延接触在去除相邻存储节点接触之间的导电材料时，可以减少或避免衬底损伤。

技术领域

本实用新型涉及集成电路领域，特别涉及一种集成电路存储器。

背景技术

现有技术中的一种集成电路存储器如动态随机存取存储器(DynamicRandomAccess Memory，DRAM)中，每个存储单元通常包括电容器及晶体管，其中，所述电容器用于存储数据，所述晶体管用于控制所述电容器对于数据的存取，所述集成电路存储器还包括连接至每个存储单元的字线(word line)及位线(bit line)，具体的，所述字线与所述晶体管的栅极连接，所述位线与所述晶体管的一个源/漏区连接，而所述晶体管的另一个源/漏区与所述电容器连接，从而达到数据存储和输出的目的。

现有工艺在形成上述电容器时，通常在对应的源/漏区的衬底表面沉积多晶硅层并刻蚀以形成与不同的存储单元对应的存储节点接触(node contact)。但是，实用新型人研究发现，为了使相邻存储节点接触相互隔离，通常会对所述多晶硅层进行过刻蚀，但由于刻蚀多晶硅层的工艺对衬底硅的刻蚀选择比较低，导致现有工艺在形成存储节点接触的过程中容易造成衬底损伤。

实用新型内容

针对现有工艺形成存储节点接触的过程中容易造成衬底损伤的问题，本实用新型提供了一种集成电路存储器，其中存储节点接触包括沿远离衬底表面的方向依次叠加的外延接触和导电材料层，所述外延接触在去除相邻存储节点接触之间的导电材料时，可以减少或避免衬底损伤。

本实用新型提供的集成电路存储器，包括：

衬底，所述衬底具有多个隔离区以及由所述隔离区界定出的多个有源区，每个所述有源区具有至少一个第一源/漏区和至少一个第二源/漏区；以及

形成于所述衬底上且与多个所述第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的外延接触和导电材料层，所述多个存储节点接触之间相互隔离。

可选的，所述集成电路存储器还包括：形成于所述衬底中的多条字线，每条所述字线与相应的所述有源区相交，并分隔所述第一源/漏区和所述第二源/漏区；以及形成于所述衬底上的多条位线，每条所述位线与相应的所述有源区相交，以使所述相应的有源区中的所述第一源/漏区连接至所述位线。

可选的，每个所述有源区包括一个所述第一源/漏区和分别位于所述第一源漏区两侧的两个所述第二源/漏区，并且每个所述有源区与两条所述字线相交。

可选的，所述集成电路存储器还包括：形成于所述衬底上的隔离层，所述隔离层覆盖所述多条位线的顶表面和侧表面，所述隔离层中包括多个开口，所述多个第二源/漏区位于同一所述开口内，所述多个第二源/漏区之间通过所述隔离区相互间隔。

可选的，所述外延接触的厚度值与位于同一开口内且相邻的两个所述外延接触之间的最小距离值的比值大于或等于3。

可选的，所述外延接触的材质包括硅和/或锗硅，所述导电材料层的材质包括多晶硅。

本实用新型提供的集成电路存储器，其中存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的外延接触和导电材料层。所述外延接触可以在刻蚀去除相邻的所述存储节点接触之间的导电材料的过程中保护衬底表面。

附图说明