[实用新型]一种FPGA开发板有效
| 申请号： | 201821363767.0 | 申请日： | 2018-08-22 |
| 公开（公告）号： | CN208819045U | 公开（公告）日： | 2019-05-03 |
| 发明（设计）人： | 张德瑞 | 申请（专利权）人： | 广东高云半导体科技股份有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 深圳众鼎专利商标代理事务所(普通合伙) 44325 | 代理人： | 周燕君 |
| 地址： | 510000 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储模块 调试 比特流文件 控制模块 网络模块 下载模块 存储 设计技术领域 外部时钟接口 本实用新型 嵌入式硬件 存储单元 电源模块 时钟模块 网络接口 用户数据 整体布局 读写 下载 编程 芯片 评估 进程 开发 | ||
1.一种FPGA开发板，其特征在于，所述FPGA开发板包括：
电源模块，用于为所述FPGA开发板中的各个模块提供电源；
FPGA模块，与所述电源模块连接，用于对所述FPGA开发板中的各个模块进行相应控制；
DDR3模块，与所述FPGA模块连接，用于完成数据的读写；
第一存储模块，与所述FPGA模块连接，用于存储所述FPGA模块的比特流文件与用户数据；
下载模块，与所述FPGA模块连接，用于对所述FPGA模块中的存储单元进行编程，以及对所述第一存储模块中存储的比特流文件进行下载；
外部时钟接口模块，与所述FPGA模块连接，用于为所述FPGA模块提供时钟接口；
调试控制模块，与所述FPGA模块连接，用于控制所述FPGA模块的调试进程；
网络模块，与所述FPGA模块连接，用于为所述FPGA开发板提供网络接口；
时钟模块，与所述电源模块、所述FPGA模块、所述DDR3模块、所述第一存储模块、所述下载模块以及所述网络模块连接，用于向所述电源模块、所述FPGA模块、所述DDR3模块、所述第一存储模块、所述下载模块以及所述网络模块提供相应的工作时钟。
2.根据权利要求1所述的FPGA开发板，其特征在于，所述FPGA开发板还包括：
第二存储模块，与所述FPGA模块连接，用于存储用户数据。
3.根据权利要求1所述的FPGA开发板，其特征在于，所述FPGA开发板包括：
通用输入输出接口模块，与所述FPGA模块连接，用于为所述FPGA开发板提供输入输出接口。
4.根据权利要求3所述的FPGA开发板，其特征在于，所述通用输入输出接口模块由两个第一预设间距的双排插针构成。
5.根据权利要求1所述的FPGA开发板，其特征在于，所述FPGA开发板包括：
低压差分信号收发接口模块，与所述FPGA模块连接，用于为所述FPGA开发板提供差分信号输入输出接口。
6.根据权利要求5所述的FPGA开发板，其特征在于，所述低压差分信号收发接口模块由两个第二预设间距的双排插针组成，其中一个双排插针为低压差分信号发送接口，另一个双排插针为低压差分信号接收接口。
7.根据权利要求1所述的FPGA开发板，其特征在于，所述调试控制模块由多个轻触接键开关构成，所述多个轻触接键开关均与所述FPGA模块连接。
8.根据权利要求1所述的FPGA开发板，其特征在于，所述调试控制模块由多个滑动开关组成，所述多个滑动开关均与所述FPGA模块连接。
9.根据权利要求1所述的FPGA开发板，其特征在于，所述FPGA开发板还包括：
调试指示模块，与所述FPGA模块连接，用于对所述FPGA模块的调试进程进行指示。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司，未经广东高云半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821363767.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种基于ZigBee的水质监测系统
- 下一篇：射频卡插卡检测电路
